专利检索 ap:("Karthikeyan Vaithiananthan" OR "Dharmin Parikh") AND inv:"Karthikeyan Vaithiananthan" 第 1 页

1.

发明申请
Address translation scheme based on bank address bits for a multi-processor, single channel memory system 审中-公开
标题翻译：基于多处理器单通道存储器系统的库地址位的地址转换方案

公开(公告)号：US20070156947A1

公开(公告)日：2007-07-05

申请号：US11323421

申请日：2005-12-29

申请人： Karthikeyan Vaithiananthan , Dharmin Parikh

发明人： Karthikeyan Vaithiananthan , Dharmin Parikh

IPC分类号： G06F12/06

CPC分类号： G06F12/1072 , G06F12/109 , G06F13/1668 , G06F2212/657

摘要： A method, device, and system are disclosed. In one embodiment, the method comprises mapping at least one bank in a memory to a first device for exclusive use, and mapping at least one other bank in the memory to a second device for exclusive use.

摘要翻译： 公开了一种方法，装置和系统。在一个实施例中，该方法包括将存储器中的至少一个存储体映射到第一设备以供独占使用，以及将存储器中的至少一个其他存储体映射到第二设备以供专用。