公开(公告)号：US20130182717A1

公开(公告)日：2013-07-18

申请号：US13666901

申请日：2012-11-01

申请人： Mark Berman ,  Manolito Catalasan ,  Ovidiu Bajdechi ,  Christopher M. Ward ,  Bruce H. Conway ,  Derek Tam ,  Frank van der Goes

发明人： Mark Berman ,  Manolito Catalasan ,  Ovidiu Bajdechi ,  Christopher M. Ward ,  Bruce H. Conway ,  Derek Tam ,  Frank van der Goes

IPC分类号： H04L12/56

CPC分类号： H04L12/66

摘要： Aspects of a method and system for a power reduction scheme for Ethernet PHYs are provided. An Ethernet PHY in a link partner may disable transmission via a transmit DAC integrated during an inactive connection, 10Base-T autonegotiation operation, and/or active 10Base-T connection with no data packet transmission. The DAC may be a voltage mode or current mode DAC. The PHY or a MAC device may determine when to disable transmission via the DAC. In this regard, the PHY or the MAC device may generate appropriate signals for disabling the transmission. The DAC may be enabled for transmission by the PHY or the MAC device when a connection becomes active or when an active 10Base-T connection is ready to transmit data. Moreover, the PHY may enable transmission via the DAC when operating in a forced 10Base-T mode of operation and the connection to the link partner is active.

摘要翻译： 提供了用于以太网PHY的功率降低方案的方法和系统的方面。 链路伙伴中的以太网PHY可以通过在无数据分组传输的非活动连接，10Base-T自动协商操作和/或活动10Base-T连接期间集成的发送DAC禁用传输。 DAC可以是电压模式或电流模式DAC。 PHY或MAC设备可以确定何时禁用经由DAC的传输。 在这方面，PHY或MAC设备可以产生用于禁止传输的适当信号。 当连接变为活动时或当有效的10Base-T连接准备好传输数据时，DAC可以被PHY或MAC设备启用。 此外，当以强制10Base-T操作模式操作时，PHY可以经由DAC进行传输，并且与链路伙伴的连接是活动的。

公开(公告)号：US20080253356A1

公开(公告)日：2008-10-16

申请号：US11734147

申请日：2007-04-11

申请人： Mark Berman ,  Manolito Catalasan ,  Ovidiu Bajdechi ,  Christopher M. Ward ,  Bruce H. Conway ,  Derek Tam ,  Frank van der Goes

发明人： Mark Berman ,  Manolito Catalasan ,  Ovidiu Bajdechi ,  Christopher M. Ward ,  Bruce H. Conway ,  Derek Tam ,  Frank van der Goes

IPC分类号： H04L12/66

CPC分类号： H04L12/66

摘要： Aspects of a method and system for a power reduction scheme for Ethernet PHYs are provided. An Ethernet PHY in a link partner may disable transmission via a transmit DAC integrated during an inactive connection, 10Base-T autonegotiation operation, and/or active 10Base-T connection with no data packet transmission. The DAC may be a voltage mode or current mode DAC. The PHY or a MAC device may determine when to disable transmission via the DAC. In this regard, the PHY or the MAC device may generate appropriate signals for disabling the transmission. The DAC may be enabled for transmission by the PHY or the MAC device when a connection becomes active or when an active 10Base-T connection is ready to transmit data. Moreover, the PHY may enable transmission via the DAC when operating in a forced 10Base-T mode of operation and the connection to the link partner is active.

摘要翻译： 提供了用于以太网PHY的功率降低方案的方法和系统的方面。 链路伙伴中的以太网PHY可以通过在无数据分组传输的非活动连接，10Base-T自动协商操作和/或活动10Base-T连接期间集成的发送DAC禁用传输。 DAC可以是电压模式或电流模式DAC。 PHY或MAC设备可以确定何时禁用经由DAC的传输。 在这方面，PHY或MAC设备可以产生用于禁止传输的适当信号。 当连接变为活动时或当有效的10Base-T连接准备好传输数据时，DAC可以被PHY或MAC设备启用。 此外，当以强制10Base-T操作模式操作时，PHY可以经由DAC进行传输，并且与链路伙伴的连接是活动的。

公开(公告)号：US08598906B2

公开(公告)日：2013-12-03

申请号：US11798334

申请日：2007-05-11

申请人： Frank van der Goes ,  Christopher M. Ward ,  Jan Mulder ,  Ovidiu Bajdechi

发明人： Frank van der Goes ,  Christopher M. Ward ,  Jan Mulder ,  Ovidiu Bajdechi

IPC分类号： H03K19/17

CPC分类号： H03K3/012 ,  H03K19/0005 ,  H04L25/0278

摘要： An electrical circuit comprising a line driver for providing Ethernet signals is disclosed. The line driver comprises a voltage mode line driver for producing 1000BT and 100BT Ethernet signals and an active output impedance line driver arranged parallel to the voltage mode line driver. The line driver is capable of producing 1000BT or 100BT or 10BT Ethernet signals, wherein either the voltage mode line driver or the active impedance line driver is active.

摘要翻译： 公开了一种包括用于提供以太网信号的线路驱动器的电路。 线路驱动器包括用于产生1000BT和100BT以太网信号的电压模式线路驱动器和与电压模式线路驱动器并联布置的有源输出阻抗线路驱动器。 线路驱动器能够产生1000BT或100BT或10BT以太网信号，其中电压模式线路驱动器或有源阻抗线路驱动器是活动的。

公开(公告)号：US07545296B2

公开(公告)日：2009-06-09

申请号：US11843341

申请日：2007-08-22

申请人： Klaas Bult ,  Frank van der Goes

发明人： Klaas Bult ,  Frank van der Goes

IPC分类号： H03M1/12 ,  G11C27/02

CPC分类号： G11C27/026

摘要： The invention relates to an interleaved track and hold circuit for tracking and holding a value of a continuous input signal and to provide discrete values thereof, wherein the circuit comprises a first and a second stage. To avoid tones caused by differences in the non-ideal elements when switching through several parallel second stages the circuit according to the invention comprises a single first stage and at least two second stages.

摘要翻译： 本发明涉及用于跟踪和保持连续输入信号的值并提供其离散值的交错轨道和保持电路，其中电路包括第一和第二级。 为了避免在通过几个并联的第二级切换时由非理想元件的差异引起的音调，根据本发明的电路包括单个第一级和至少两个第二级。