公开(公告)号：US06232209B1

公开(公告)日：2001-05-15

申请号：US09440568

申请日：1999-11-15

申请人： Nobuo Fujiwara ,  Takahiro Maruyama ,  Shigenori Sakamori ,  Akemi Teratani ,  Satoshi Ogino ,  Kazuyuki Ohmi ,  Yuzo Irie

发明人： Nobuo Fujiwara ,  Takahiro Maruyama ,  Shigenori Sakamori ,  Akemi Teratani ,  Satoshi Ogino ,  Kazuyuki Ohmi ,  Yuzo Irie

IPC分类号： H01L213205

CPC分类号： H01L21/28114 ,  H01L21/28044 ,  H01L21/32137 ,  H01L29/42376 ,  H01L29/4941

摘要： A gate electrode includes a polycrystalline silicon layer, a barrier layer and a metal layer. The metal layer and barrier layer includes for example W and RuO2 layers, respectively. In forming the gate electrode, the metal layer and barrier layer are etched using at least one of the barrier layer and polycrystalline silicon layer as an etching stopper.

摘要翻译： 栅电极包括多晶硅层，阻挡层和金属层。 金属层和阻挡层分别包括例如W和RuO 2层。 在形成栅电极时，使用阻挡层和多晶硅层中的至少一个作为蚀刻停止层蚀刻金属层和阻挡层。