公开(公告)号：US4633461A

公开(公告)日：1986-12-30

申请号：US752672

申请日：1985-07-08

申请人： Randall G. Banton ,  Rajiv Bhatia ,  Donald B. Grust ,  David R. Johnson ,  Joseph G. Kneuer ,  Kuang-Shin Lin ,  Henry S. McDonald ,  David A. Poppe ,  Jeffrey W. Reedy ,  Richard T. Wurth

发明人： Randall G. Banton ,  Rajiv Bhatia ,  Donald B. Grust ,  David R. Johnson ,  Joseph G. Kneuer ,  Kuang-Shin Lin ,  Henry S. McDonald ,  David A. Poppe ,  Jeffrey W. Reedy ,  Richard T. Wurth

IPC分类号： H04Q11/04

CPC分类号： H04Q11/0407

摘要： A multi-stage time division switch interconnects processors communicating over one or more channels on time division lines. One of the processors is designated as a common processor to provide the switching "mapping" information for the various stages of the switch sending the switching information to the memory and logic of each switched stage over dedicated channels which include channels on the time division line emanating from the common processor and time division channels which pass through several switches until the memory of the applicable switch is accessed.

摘要翻译： 多级时分交换机将处理器通过时分线上的一个或多个信道进行通信。 其中一个处理器被指定为公共处理器，以提供交换各个阶段的切换“映射”信息，该切换信号通过专用信道将切换信息发送到存储器和每个切换级的逻辑，这些专用信道包括时分线上发出的信道 来自通过多个交换机的公共处理器和时分信道直到访问适用的交换机的存储器。