公开(公告)号：US08031554B2

公开(公告)日：2011-10-04

申请号：US12344687

申请日：2008-12-29

申请人： Sang-Hui Kim ,  Kwang-Hyun Kim

发明人： Sang-Hui Kim ,  Kwang-Hyun Kim

IPC分类号： G11C8/00

CPC分类号： G11C7/1027 ,  G11C7/02 ,  G11C7/1048 ,  G11C7/1078 ,  G11C11/4096

摘要： A circuit for controlling the loading of write data in a semiconductor memory device includes a global bus; a data block configured to selectively load data of a predetermined first burst length or data of a second burst length, which is a half of the first burst length, for writing on the global bus in response to a control signal; and a memory bank configured to write the data of the first burst length or the data of the second burst length.

摘要翻译： 用于控制半导体存储器件中写入数据的加载的电路包括全局总线; 数据块，被配置为响应于控制信号选择性地加载预定的第一突发长度的数据或者是第一突发长度的一半的第二突发长度的数据写入全局总线上; 以及存储器组，被配置为写入第一突发长度的数据或第二突发长度的数据。

公开(公告)号：US20100008166A1

公开(公告)日：2010-01-14

申请号：US12344687

申请日：2008-12-29

申请人： Sang-Hui Kim ,  Kwang-Hyun Kim

发明人： Sang-Hui Kim ,  Kwang-Hyun Kim

IPC分类号： G11C7/00

CPC分类号： G11C7/1027 ,  G11C7/02 ,  G11C7/1048 ,  G11C7/1078 ,  G11C11/4096

摘要： A circuit for controlling the loading of write data in a semiconductor memory device includes a global bus; a data block configured to selectively load data of a predetermined first burst length or data of a second burst length, which is a half of the first burst length, for writing on the global bus in response to a control signal; and a memory bank configured to write the data of the first burst length or the data of the second burst length.

摘要翻译： 用于控制半导体存储器件中写入数据的加载的电路包括全局总线; 数据块，被配置为响应于控制信号选择性地加载预定的第一突发长度的数据或者是第一突发长度的一半的第二突发长度的数据写入全局总线上; 以及存储体，被配置为写入第一突发长度的数据或第二突发长度的数据。