公开(公告)号：US06552590B2

公开(公告)日：2003-04-22

申请号：US09879065

申请日：2001-06-13

申请人： Susan M Pratt ,  Vincent Gavin ,  Tadhg Creedon ,  Suzanne M Hughes ,  Mike Lardner ,  Padraic O'Reilly

发明人： Susan M Pratt ,  Vincent Gavin ,  Tadhg Creedon ,  Suzanne M Hughes ,  Mike Lardner ,  Padraic O'Reilly

IPC分类号： H03K300

CPC分类号： G06F5/06 ,  G06F1/12

摘要： A clock scheme for a system on a chip wherein integral sub-multiples of a system clock have positive edges on odd-numbered positive edges of the system clock and negative edges on even-numbered positive edges Data transfer between blocks of different frequencies is controlled by a state machine of the higher frequency block and can be achieved without elastic buffers and/or synchronizers.

摘要翻译： 芯片系统的时钟方案，其中系统时钟的积分子倍数在系统时钟的奇数正边缘上具有正边沿，在偶数正边缘上具有负边沿在不同频率的块之间的数据传输由 高频块的状态机，并且可以在没有弹性缓冲器和/或同步器的情况下实现。

公开(公告)号：US06877145B2

公开(公告)日：2005-04-05

申请号：US09919806

申请日：2001-08-02

申请人： Sean Boylan ,  Derek Coburn ,  Tadhg Creedon ,  Denise De Paor ,  Vincent Gavin ,  Kevin J Hyland ,  Suzanne M Hughes ,  Kevin Jennings ,  Mike Lardner ,  Brendan Walsh

发明人： Sean Boylan ,  Derek Coburn ,  Tadhg Creedon ,  Denise De Paor ,  Vincent Gavin ,  Kevin J Hyland ,  Suzanne M Hughes ,  Kevin Jennings ,  Mike Lardner ,  Brendan Walsh

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： A program tool automatically generating interconnect logic for a system-on-a-chip is based on a library of operational cores and on a architecture which requires all data exchange between cores to proceed via shared memory, which may be ‘off-chip’. The architecture includes a data aggregation technique for access to memory with successive levels of arbitration.

摘要翻译： 自动生成片上系统的互连逻辑的程序工具基于运行核心库和需要核心之间的所有数据交换的架构，通过可能是“片外”的共享存储器进行。 该架构包括用于具有连续级别的仲裁来访问存储器的数据聚合技术。

公开(公告)号：US06718411B2

公开(公告)日：2004-04-06

申请号：US09893659

申请日：2001-06-29

申请人： Tadhg Creedon ,  Vincent Gavin ,  Denise de Paor ,  Kevin J Hyland ,  Kevin Jennings ,  Derek Coburn ,  Mike Lardner ,  Suzanne M Hughes ,  Sean Boylan ,  Brendan Walsh

发明人： Tadhg Creedon ,  Vincent Gavin ,  Denise de Paor ,  Kevin J Hyland ,  Kevin Jennings ,  Derek Coburn ,  Mike Lardner ,  Suzanne M Hughes ,  Sean Boylan ,  Brendan Walsh

IPC分类号： G06F1336

CPC分类号： G06F17/5045

摘要： An architecture for a system on a chip wherein functional cores have wrappers for compatibility with a common bus system and the bus system includes aggregators for bus transactions of different speeds and/or bus widths.

摘要翻译： 一种用于芯片上系统的架构，其中功能核心具有用于与公共总线系统兼容的封装器，并且总线系统包括用于不同速度和/或总线宽度的总线事务的聚合器。