公开(公告)号：US06684372B2

公开(公告)日：2004-01-27

申请号：US10098914

申请日：2002-03-15

申请人： Sze Tom ,  Harsh Sharma ,  Kong-Fai Woo

发明人： Sze Tom ,  Harsh Sharma ,  Kong-Fai Woo

IPC分类号： G06F1750

CPC分类号： G06F17/5045 ,  G06F2217/74

摘要： Provided is a method, a system and a computer product to translate electronic schematic files between computer-aided software design tools. One embodiment of the invention includes converting source files, containing electronic schematic information, into output files. Creating, from the source files, export files that omit a sub-portion of the schematic information, defining omitted data, each of the export files having a file name associated therewith. Appending, to the file name of the export files, data concerning the omitted information to form an appended file name. The export files are converted to the output files retained in the appended file name. The appended name is diminished so as to remove all information therefrom, excepting information corresponding to the omitted information.

摘要翻译： 提供了一种在计算机辅助软件设计工具之间翻译电子原理图文件的方法，系统和计算机产品。 本发明的一个实施例包括将包含电子原理图信息的源文件转换为输出文件。 从源文件创建导出省略原理图信息的子部分的文件，定义省略的数据，每个导出文件具有与之相关联的文件名。 将关于省略的信息的数据附加到导出文件的文件名，以形成附加的文件名。 导出文件将转换为附加文件名中保留的输出文件。 除了与省略的信息相对应的信息之外，附加名称被减少以除去所有信息。

公开(公告)号：US06775813B2

公开(公告)日：2004-08-10

申请号：US10238357

申请日：2002-09-10

申请人： Sachin Chopra ,  Yu-Yen Mo ,  Shyam Sundar ,  Peter F. Lai ,  Kong-Fai Woo ,  Venkat Podduturi ,  Vishal Chopra

发明人： Sachin Chopra ,  Yu-Yen Mo ,  Shyam Sundar ,  Peter F. Lai ,  Kong-Fai Woo ,  Venkat Podduturi ,  Vishal Chopra

IPC分类号： G06F945

CPC分类号： G06F17/5072 ,  G06F17/5031

摘要： The present invention describes a method and apparatus for placing flops in a complex circuit design. Initially, the method calculates a physical range for every net that requires a flop, within which the flop can be placed satisfying the timing requirement. After the physical range is defined, the method groups these flops and determines a block where these grouped flops can be placed. Grouping these flops into one block (flop station) can preserve a compact layout for the design. The flops are then connected to appropriate nets.

摘要翻译： 本发明描述了一种用于将触发器放置在复杂电路设计中的方法和装置。 最初，该方法计算需要触发器的每个网络的物理范围，其中可以放置触发器以满足定时要求。 在定义了物理范围之后，该方法将这些触发器分组并确定可以放置这些分组的触发器的块。 将这些触发器分组到一个块（翻牌站）可以保留设计的紧凑布局。 触发器然后连接到适当的网络。

公开(公告)号：US6110221A

公开(公告)日：2000-08-29

申请号：US879660

申请日：1997-06-23

申请人： Yet-Ping Pai ,  Khanh Le ,  Kong-Fai Woo

发明人： Yet-Ping Pai ,  Khanh Le ,  Kong-Fai Woo

IPC分类号： G06F17/50 ,  H01L27/02 ,  H01L25/00 ,  H03K19/0175 ,  H03K19/177

CPC分类号： G06F17/5068 ,  H01L27/0207

摘要： The present invention organizes the circuits on a VLSI chip into clusters. A number of channels exist in-between the clusters. Blocks of repeaters are used in a linear array, and are placed adjacent the edges of the clusters where repeaters are estimated to be needed. The repeater cells themselves are preferably formed to have a width less than or equal to the width of a line track for routing lines such that an array of repeater cells can be lined up with an array of routing lines in a bus.

摘要翻译： 本发明将VLSI芯片上的电路组织成簇。 集群之间存在多个通道。 中继器块以线性阵列使用，并且被放置在与需要中继器的簇的边缘相邻处。 中继器单元本身优选地形成为具有小于或等于用于布线的线路的宽度的宽度，使得中继器单元的阵列可以与总线中的布线线阵列对齐。