公开(公告)号：US08171254B2

公开(公告)日：2012-05-01

申请号：US13011761

申请日：2011-01-21

申请人： Takeshi Takamiya ,  Yoshimasa Aoyama

发明人： Takeshi Takamiya ,  Yoshimasa Aoyama

IPC分类号： G06F13/00

CPC分类号： G06F12/10

摘要： According to one embodiment, a memory controller comprises a counter and a setting module. The counter is configured to count the number of valid pages in a block includes a page to be invalidated, when data is written in a nonvolatile memory. The setting module is configured to set the block as an object of compaction when the number of valid pages counted by the counter is smaller than a predetermined number.

摘要翻译： 根据一个实施例，存储器控制器包括计数器和设置模块。 当将数据写入非易失性存储器时，计数器被配置为对块中的有效页数进行计数，其中包括要被无效的页面。 设置模块被配置为当由计数器计数的有效页数小于预定数量时，将该块设置为压缩对象。

公开(公告)号：US20130198438A1

公开(公告)日：2013-08-01

申请号：US13560486

申请日：2012-07-27

申请人： Yoko Masuo ,  Yoshimasa Aoyama ,  Hironobu Miyamoto

发明人： Yoko Masuo ,  Yoshimasa Aoyama ,  Hironobu Miyamoto

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/7205

摘要： According to one embodiment, a data storage apparatus includes a flash memory and a controller. The controller includes a compaction processor. The compaction processor performs the compaction processing on the flash memory, to dynamically set a range of compaction processing targets based on a number of available blocks and an amount of valid data in each of the blocks, and to search the range of compaction processing targets for blocks each with a relatively small amount of valid data as the target blocks for the compaction processing.

摘要翻译： 根据一个实施例，数据存储装置包括闪速存储器和控制器。 控制器包括压缩处理器。 压缩处理器对闪速存储器执行压缩处理，基于可用块的数量和每个块中的有效数据量来动态地设置压缩处理目标的范围，并且搜索压缩处理目标的范围 阻止每个具有相对少量的有效数据作为压缩处理的目标块。

公开(公告)号：US20140013031A1

公开(公告)日：2014-01-09

申请号：US13685877

申请日：2012-11-27

申请人： Yoko MASUO ,  Gen Ohshima ,  Hironobu Miyamoto ,  Tohru Fukuda ,  Yoshimasa Aoyama

发明人： Yoko MASUO ,  Gen Ohshima ,  Hironobu Miyamoto ,  Tohru Fukuda ,  Yoshimasa Aoyama

IPC分类号： G06F12/00

CPC分类号： G06F12/00 ,  G06F12/0246

摘要： According to one embodiment, a data storage apparatus comprises a first controller, a second controller, a third controller, and a fourth controller. The first controller controls a flash memory, writing and reading data, in units of blocks, to and from the flash memory. The second controller detects any a write-interrupted block is interrupted by the first controller. The third controller sets the write-interrupted block detected by the second controller, as a block to be refreshed in another block. The fourth controller performs the process of refreshing.

摘要翻译： 根据一个实施例，数据存储装置包括第一控制器，第二控制器，第三控制器和第四控制器。 第一个控制器控制闪存，以块为单位写入和读取闪存中的数据。 第二控制器检测到任何写入中断的块被第一控制器中断。 第三控制器将由第二控制器检测到的写中断块设置为另一块中要刷新的块。 第四个控制器执行刷新过程。

公开(公告)号：US20120011303A1

公开(公告)日：2012-01-12

申请号：US13086240

申请日：2011-04-13

申请人： Kiyotaka Iwasaki ,  Hirotaka Suzuki ,  Tohru Fukuda ,  Motohiro Matsuyama ,  Yoshimasa Aoyama

发明人： Kiyotaka Iwasaki ,  Hirotaka Suzuki ,  Tohru Fukuda ,  Motohiro Matsuyama ,  Yoshimasa Aoyama

IPC分类号： G06F12/00

CPC分类号： G06F3/0632 ,  G06F3/0611 ,  G06F3/0634 ,  G06F3/0679

摘要： According to one embodiment, a memory control device includes a controller, a command queue module, a plurality of stage processors, and a skip module. The controller controls a data access command to a nonvolatile memory from a host. The command queue module queues a transfer request command corresponding to the data access command. The stage processors each perform stage processing related to the transfer request command queued by the command queue module. The skip module skips the stage processing by the stage processors in response to a shutdown command from the controller.

摘要翻译： 根据一个实施例，存储器控制装置包括控制器，命令队列模块，多个级处理器和跳过模块。 控制器控制来自主机的非易失性存储器的数据访问命令。 命令队列模块对与数据访问命令对应的传输请求命令进行排队。 舞台处理器各自执行与由命令队列模块排队的传送请求命令相关的舞台处理。 响应于来自控制器的关机命令，跳过模块跳过级处理器的级处理。

公开(公告)号：US08930614B2

公开(公告)日：2015-01-06

申请号：US13560486

申请日：2012-07-27

申请人： Yoko Masuo ,  Yoshimasa Aoyama ,  Hironobu Miyamoto

发明人： Yoko Masuo ,  Yoshimasa Aoyama ,  Hironobu Miyamoto

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/7205

摘要： According to one embodiment, a data storage apparatus includes a flash memory and a controller. The controller includes a compaction processor. The compaction processor performs the compaction processing on the flash memory, to dynamically set a range of compaction processing targets based on a number of available blocks and an amount of valid data in each of the blocks, and to search the range of compaction processing targets for blocks each with a relatively small amount of valid data as the target blocks for the compaction processing.

摘要翻译： 根据一个实施例，数据存储装置包括闪速存储器和控制器。 控制器包括压缩处理器。 压缩处理器对闪速存储器执行压缩处理，基于可用块的数量和每个块中的有效数据量来动态地设置压缩处理目标的范围，并且搜索压缩处理目标的范围 阻止每个具有相对少量的有效数据作为压缩处理的目标块。

公开(公告)号：US08359425B2

公开(公告)日：2013-01-22

申请号：US13086240

申请日：2011-04-13

申请人： Kiyotaka Iwasaki ,  Hirotaka Suzuki ,  Tohru Fukuda ,  Motohiro Matsuyama ,  Yoshimasa Aoyama

发明人： Kiyotaka Iwasaki ,  Hirotaka Suzuki ,  Tohru Fukuda ,  Motohiro Matsuyama ,  Yoshimasa Aoyama

IPC分类号： G06F13/00

CPC分类号： G06F3/0632 ,  G06F3/0611 ,  G06F3/0634 ,  G06F3/0679

摘要： According to one embodiment, a memory control device includes a controller, a command queue module, a plurality of stage processors, and a skip module. The controller controls a data access command to a nonvolatile memory from a host. The command queue module queues a transfer request command corresponding to the data access command. The stage processors each perform stage processing related to the transfer request command queued by the command queue module. The skip module skips the stage processing by the stage processors in response to a shutdown command from the controller.

摘要翻译： 根据一个实施例，存储器控制装置包括控制器，命令队列模块，多个级处理器和跳过模块。 控制器控制来自主机的非易失性存储器的数据访问命令。 命令队列模块对与数据访问命令对应的传输请求命令进行排队。 舞台处理器各自执行与由命令队列模块排队的传送请求命令相关的舞台处理。 响应于来自控制器的关机命令，跳过模块跳过级处理器的级处理。