公开(公告)号：US06738840B1

公开(公告)日：2004-05-18

申请号：US09640734

申请日：2000-08-17

申请人： Thierry Nouvet ,  Hugues De Perthuis ,  Stéphane Mutz

发明人： Thierry Nouvet ,  Hugues De Perthuis ,  Stéphane Mutz

IPC分类号： G06F300

CPC分类号： G06F13/1605 ,  G06F13/1663 ,  G06F13/1668

摘要： A data processing arrangement comprises a plurality of processors and a memory interface via which the processors can access a collective memory. The memory interface comprises an interface memory (SRAM) for temporarily storing data belonging to different processors. The memory interface also comprises a control circuit for controlling the interface memory in such a manner that it forms a FIFO memory for each of the different processors. This makes to possible to realize implementations at a comparatively low cost in comparison with a memory interface comprising a separate FIFO memory for each processor.

摘要翻译： 数据处理装置包括多个处理器和存储器接口，处理器可以经由该存储器接口访问集体存储器。 存储器接口包括用于临时存储属于不同处理器的数据的接口存储器（SRAM）。 存储器接口还包括用于以这样的方式控制接口存储器的控制电路，即它为每个不同处理器形成FIFO存储器。 与包括用于每个处理器的单独的FIFO存储器的存储器接口相比，这使得可以以相对低的成本实现实现。

公开(公告)号：US06647439B1

公开(公告)日：2003-11-11

申请号：US09640732

申请日：2000-08-17

申请人： Thierry Nouvet ,  Hugues De Perthuis ,  Stéphane Mutz

发明人： Thierry Nouvet ,  Hugues De Perthuis ,  Stéphane Mutz

IPC分类号： G06F1328

CPC分类号： G06F13/1668 ,  G06F13/1605 ,  G06F13/1663

摘要： A data processing arrangement comprises a plurality of processors. These processors share a collective memory. The arrangement comprises private buses. A private bus enables data communication exclusively between a processor and the collective memory. A memory interface provides access to the collective memory in data bursts while it produces substantially steady data streams on the private buses.

摘要翻译： 数据处理装置包括多个处理器。 这些处理器共享一个内存。 这项安排包括私家巴士。 专用总线能够在处理器和集体存储器之间专门进行数据通信。 存储器接口提供对数据突发中的集体存储器的访问，同时在专用总线上产生基本稳定的数据流。

公开(公告)号：US06785795B1

公开(公告)日：2004-08-31

申请号：US09649940

申请日：2000-08-29

申请人： Hugues De Perthuis ,  Thierry Nouvet

发明人： Hugues De Perthuis ,  Thierry Nouvet

IPC分类号： G06F1200

CPC分类号： G06F13/1663 ,  G06F13/1605 ,  G06F13/1668 ,  Y10S707/99936

摘要： A processing of data in cooperation with a memory (MEM), for example an MPEG decoding, has the following characteristic features. A processor (P) generates a logic request (LRQ). The logic request (LRQ) defines at least one characteristic (CAR) common to a group of data (GRP). An addressing circuit (AGA) generates a physical request (PRQ) on the basis of the logic request (LRQ). The physical request (PRQ) defines memory (MEM) addresses (A) relating to the group of data (GRP). A memory interface (INT) effects a transfer (TRNSFR) of the group of data (GRP) between the memory (MEM) and the processor (P) on the basis of the physical request (PRQ). Thus, the processor need not know how and where the data to be processed or having been processed are stored in the memory. This facilitates the design of a data processing device and, particularly, a family of such devices.

摘要翻译： 与存储器（MEM）协作的数据处理，例如MPEG解码，具有以下特征。 处理器（P）产生逻辑请求（LRQ）。 逻辑请求（LRQ）定义了一组数据（GRP）共有的至少一个特征（CAR）。 寻址电路（AGA）根据逻辑请求（LRQ）生成物理请求（PRQ）。 物理请求（PRQ）定义与数据组（GRP）相关的存储器（MEM）地址（A）。 存储器接口（INT）根据物理请求（PRQ）实现存储器（MEM）和处理器（P）之间的数据组（GRP）的传输（TRNSFR）。 因此，处理器不需要知道如何以及在哪里处理或被处理的数据被存储在存储器中。 这有助于数据处理设备的设计，特别是这样的设备的系列。

公开(公告)号：US06865635B1

公开(公告)日：2005-03-08

申请号：US09649931

申请日：2000-08-29

申请人： Thierry Nouvet ,  Stéphane Mutz ,  Mickaël Guene

发明人： Thierry Nouvet ,  Stéphane Mutz ,  Mickaël Guene

IPC分类号： G06F15/177 ,  G06F9/46 ,  G06F12/00 ,  G06F13/16 ,  G06F13/362 ,  G06F1/00

CPC分类号： G06F13/362 ,  G06F13/1605 ,  G06F13/1663 ,  G06F13/1668

摘要： A functional system comprises a set of functions (F) requiring access to a collective resource (RSRC). Such a system can be, for example, a data processing system comprising a plurality of processors requiring access to a collective memory. For reasons of cost it is desirable to guarantee a certain minimum access for one or more functions while a certain degree of flexibility as regards the access is maintained. For this purpose, the system comprises an interface (INT) adapted to implement an access scheme (AS) characterized by a plurality of states (S) passed through in a predetermined manner. A state (S) forms a possibility of access of a given length and defines an order of priority in accordance with which a function (F) can access the collective resource (RSRC).

摘要翻译： 功能系统包括一组需要访问集体资源（RSRC）的功能（F）。 这样的系统可以是例如包括需要访问集体存储器的多个处理器的数据处理系统。 为了成本的原因，期望保证对于一个或多个功能的一定的最小访问，同时保持关于访问的一定程度的灵活性。 为此，该系统包括适于实现以预定方式通过的多个状态（S）的特征的接入方案（AS）的接口（INT）。 状态（S）形成一个给定长度的访问的可能性，并定义一个优先顺序，根据该顺序，函数（F）可以访问集体资源（RSRC）。

公开(公告)号：US07487301B2

公开(公告)日：2009-02-03

申请号：US10478725

申请日：2002-05-21

申请人： Stephane Mutz ,  Eric Desmicht ,  Thierry Nouvet

发明人： Stephane Mutz ,  Eric Desmicht ,  Thierry Nouvet

IPC分类号： G06F12/00

CPC分类号： G06F13/1626

摘要： Method of transferring data between a memory comprising several banks and a data processing circuit, the method comprising the steps of: producing access requests (46, 47) defining each time a type of access and designating one or several memory locations (46a-d, 47a-b) arranged in accordance with a sequence suitable for said request, processing the requests in accordance with a successive sequence so as to transfer, for each processed request, data from the designated memory location to the data processing circuit, or vice versa, the processing of a request (46) designating memory locations (46a, 46b, 46c, 46d) associated with several banks (A, B, A, B) authorizing a transfer of data between the interface and the memory locations in a sequence which is different from the sequence associated with said request.

摘要翻译： 在包括多个存储体的存储器和数据处理电路之间传送数据的方法，所述方法包括以下步骤：产生访问请求（46,47），每次访问的类型和指定一个或多个存储器位置（46​​a-d， 47a-b）根据适合于所述请求的顺序排列，根据连续的顺序处理请求，以便为每个经过处理的请求将数据从指定的存储器位置传送到数据处理电路，反之亦然， 指定与几个银行（A，B，A，B）相关联的存储器位置（46​​a，46b，46c，46d）的请求（46）的处理，该存储器位置（A，B，A，B）授权在接口和存储器位置之间的数据传输， 不同于与所述请求相关联的序列。