公开(公告)号：US20070063349A1

公开(公告)日：2007-03-22

申请号：US11231264

申请日：2005-09-19

申请人： Tsui-Lien Kao ,  Huei-Ju Tsai ,  Shyan-Yhu Wang ,  Jy-Hwang Lin

发明人： Tsui-Lien Kao ,  Huei-Ju Tsai ,  Shyan-Yhu Wang ,  Jy-Hwang Lin

IPC分类号： H01L21/4763 ,  H01L21/44 ,  H01L23/48

CPC分类号： H01L21/76829 ,  H01L21/76819

摘要： The invention is directed to a method for manufacturing an interconnect structure suitable for a substrate having a semiconductor device formed thereon, wherein the semiconductor device possesses a metal silicide layer predetermined as an electrically connecting region. The method comprises steps of forming a conformal adhesion layer over the substrate, forming a dielectric layer on the conformal adhesion layer and then performing a chemical mechanical polishing process to planarize the dielectric layer. Further, an opening penetrating through the dielectric layer and the conformal adhesion layer is formed, wherein the opening exposes a portion of the metal silicide layer. A conductive plug is formed in the opening.

摘要翻译： 本发明涉及一种制造适合于其上形成有半导体器件的衬底的互连结构的方法，其中半导体器件具有预定为电连接区域的金属硅化物层。 该方法包括以下步骤：在衬底上形成共形粘附层，在保形粘合层上形成电介质层，然后进行化学机械抛光工艺以平坦化介电层。 此外，形成贯穿介电层和共形粘附层的开口，其中开口露出金属硅化物层的一部分。 在开口中形成导电塞。