公开(公告)号：US07080184B2

公开(公告)日：2006-07-18

申请号：US10065005

申请日：2002-09-09

申请人： Vinod Nair Gopikuttan Nair ,  Shridhar Mubaraq Mishra ,  Martin Erdmann

发明人： Vinod Nair Gopikuttan Nair ,  Shridhar Mubaraq Mishra ,  Martin Erdmann

IPC分类号： G06F13/00 ,  G06F13/20 ,  G06F13/36

CPC分类号： G06F13/385 ,  H04Q11/0457 ,  H04Q2213/13103 ,  H04Q2213/13196 ,  H04Q2213/13209 ,  H04Q2213/13299

摘要： An interface unit for data transfer between a processor bus and an ISDN-based bus is disclosed. The ISDN-based bus is an IOM-2 bus. The interface unit enables access to all available IOM-2 slots, thereby increasing data transfer rate between the processor and IOM-2 buses.

摘要翻译： 公开了一种用于在处理器总线和基于ISDN的总线之间进行数据传输的接口单元。 基于ISDN的总线是IOM-2总线。 接口单元可以访问所有可用的IOM-2插槽，从而提高处理器和IOM-2总线之间的数据传输速率。

公开(公告)号：US06295239B1

公开(公告)日：2001-09-25

申请号：US09649125

申请日：2000-08-28

申请人： Vinod Nair Gopikuttan Nair

发明人： Vinod Nair Gopikuttan Nair

IPC分类号： G11C700

CPC分类号： G11C29/08 ,  G11C29/16

摘要： A logic device includes a RAM and control apparatus (10). The control apparatus (10) is adapted to receive input signals (6) from a processor and the control apparatus (10) is also adapted to be coupled to the RAM to send signals to the RAM in response to the input signals (6). The control apparatus (10) includes a data generator (3) and the data generator generates a test bit pattern which is dependent on the received input signals (6).

摘要翻译： 逻辑装置包括RAM和控制装置（10）。 控制装置（10）适于从处理器接收输入信号（6），并且控制装置（10）还适于耦合到RAM以响应于输入信号（6）向RAM发送信号。 控制装置（10）包括数据发生器（3），数据发生器产生取决于所接收的输入信号（6）的测试位模式。