公开(公告)号：US08732711B2

公开(公告)日：2014-05-20

申请号：US13151094

申请日：2011-06-01

申请人： William James Dally ,  Stephen William Keckler ,  David Tarjan ,  John Erik Lindholm ,  Mark Alan Gebhart ,  Daniel Robert Johnson

发明人： William James Dally ,  Stephen William Keckler ,  David Tarjan ,  John Erik Lindholm ,  Mark Alan Gebhart ,  Daniel Robert Johnson

IPC分类号： G06F9/46

CPC分类号： G06F9/4881 ,  G06F9/3851 ,  G06F9/3887

摘要： One embodiment of the present invention sets forth a technique for scheduling thread execution in a multi-threaded processing environment. A two-level scheduler maintains a small set of active threads called strands to hide function unit pipeline latency and local memory access latency. The strands are a sub-set of a larger set of pending threads that is also maintained by the two-leveler scheduler. Pending threads are promoted to strands and strands are demoted to pending threads based on latency characteristics. The two-level scheduler selects strands for execution based on strand state. The longer latency of the pending threads is hidden by selecting strands for execution. When the latency for a pending thread is expired, the pending thread may be promoted to a strand and begin (or resume) execution. When a strand encounters a latency event, the strand may be demoted to a pending thread while the latency is incurred.

摘要翻译： 本发明的一个实施例提出了一种用于在多线程处理环境中调度线程执行的技术。 一个两级调度程序维护一组称为线索的活动线程，以隐藏功能单元流水线延迟和本地存储器访问延迟。 这些链是一组更大的待处理线程的子集，其也由二级调度器维护。 等待线程被提升为线索，并且基于延迟特性将线降级到等待线程。 两级调度器基于线状态来选择用于执行的线。 通过选择要执行的链来隐藏待处理线程的延迟更长。 当待处理线程的等待时间到期时，挂起的线程可以被提升为一个线并开始（或恢复）执行。 当一条线遇到一个延迟事件时，该链可以被降级到等待线程，同时发生延迟。

公开(公告)号：US20120079503A1

公开(公告)日：2012-03-29

申请号：US13151094

申请日：2011-06-01

申请人： William James DALLY ,  Stephen William Keckler ,  David Tarjan ,  John Erik Lindholm ,  Mark Alan Gebhart ,  Daniel Robert Johnson

发明人： William James DALLY ,  Stephen William Keckler ,  David Tarjan ,  John Erik Lindholm ,  Mark Alan Gebhart ,  Daniel Robert Johnson

IPC分类号： G06F9/48

CPC分类号： G06F9/4881 ,  G06F9/3851 ,  G06F9/3887

摘要： One embodiment of the present invention sets forth a technique for scheduling thread execution in a multi-threaded processing environment. A two-level scheduler maintains a small set of active threads called strands to hide function unit pipeline latency and local memory access latency. The strands are a sub-set of a larger set of pending threads that is also maintained by the two-leveler scheduler. Pending threads are promoted to strands and strands are demoted to pending threads based on latency characteristics. The two-level scheduler selects strands for execution based on strand state. The longer latency of the pending threads is hidden by selecting strands for execution. When the latency for a pending thread is expired, the pending thread may be promoted to a strand and begin (or resume) execution. When a strand encounters a latency event, the strand may be demoted to a pending thread while the latency is incurred.

摘要翻译： 本发明的一个实施例提出了一种用于在多线程处理环境中调度线程执行的技术。 一个两级调度程序维护一组称为线索的活动线程，以隐藏功能单元流水线延迟和本地存储器访问延迟。 这些链是一组更大的待处理线程的子集，其也由二级调度器维护。 等待线程被提升为线索，并且基于延迟特性将线降级到等待线程。 两级调度器基于线状态来选择用于执行的线。 通过选择要执行的链来隐藏待处理线程的延迟更长。 当待处理线程的等待时间到期时，挂起的线程可以被提升为一个线并开始（或恢复）执行。 当一条线遇到一个延迟事件时，该链可以被降级到等待线程，同时发生延迟。

公开(公告)号：US07464410B1

公开(公告)日：2008-12-09

申请号：US10013569

申请日：2001-12-11

申请人： Sylvia Halasz ,  Kamlesh T. Tewani ,  David Tarjan

发明人： Sylvia Halasz ,  Kamlesh T. Tewani ,  David Tarjan

IPC分类号： G06F11/00 ,  G06F12/14 ,  G06F12/16 ,  G06F15/18 ,  G08B23/00

CPC分类号： H04L63/1416 ,  H04L63/1458

摘要： A server on a packet network is protected from attack by flooding SYN messages that request a connection by comparing the number of SYN messages received within a preselected time interval N, where N is a number SYN messages within said preselected time that, with a predetermined probability, can be considered to be bona fide. When the number of received SYN messages within the preselected time interval is greater than N, corrective action is taken, such as discarding all SYN messages above the received N messages.

摘要翻译： 分组网络上的服务器通过洪泛SYN消息来防止攻击，SYN消息通过比较在预选时间间隔N内接收到的SYN消息的数量来进行连接，其中N是在所述预选时间内的数目SYN消息，以预定的概率 ，可以认为是善意的。 当预选时间间隔内收到的SYN消息数大于N时，采取纠正措施，如丢弃接收的N个消息上的所有SYN消息。

公开(公告)号：US08200949B1

公开(公告)日：2012-06-12

申请号：US12331069

申请日：2008-12-09

申请人： David Tarjan ,  Kevin Skadron

发明人： David Tarjan ,  Kevin Skadron

IPC分类号： G06F9/50

CPC分类号： G06F9/5011 ,  G06F9/30138 ,  G06F9/3851 ,  G06F2209/507

摘要： A multi-threaded processor system, method, and computer program product capable of utilizing a register file cache are provided for simultaneously processing a plurality of threads. A processor capable of simultaneously processing a plurality of threads is provided. The processor includes a register file and a register file cache in communication with the register file.

摘要翻译： 提供了能够利用寄存器文件高速缓存的多线程处理器系统，方法和计算机程序产品，用于同时处理多个线程。 提供能够同时处理多个线程的处理器。 处理器包括与寄存器文件通信的寄存器文件和寄存器文件高速缓存。

公开(公告)号：US20110161616A1

公开(公告)日：2011-06-30

申请号：US12649238

申请日：2009-12-29

申请人： David Tarjan ,  Kevin Skadron

发明人： David Tarjan ,  Kevin Skadron

IPC分类号： G06F12/02 ,  G06F12/08

CPC分类号： G06F9/384

摘要： A system for allocating and de-allocating registers of a processor. The system includes a register file having plurality of physical registers and a first table coupled to the register file for mapping virtual register IDs to physical register IDs. A second table is coupled to the register file for determining whether a virtual register ID has a physical register mapped to it in a cycle. The first table and the second table enable physical registers of the register file to be allocated and de-allocated on a cycle-by-cycle basis to support execution of instructions by the processor.

摘要翻译： 一种用于分配和分配处理器的寄存器的系统。 该系统包括具有多个物理寄存器的寄存器文件和耦合到寄存器文件的第一表，用于将虚拟寄存器ID映射到物理寄存器ID。 第二表耦合到寄存器文件，用于确定虚拟寄存器ID是否具有以一个周期映射到其的物理寄存器。 第一表和第二表使得寄存器文件的物理寄存器能够逐周期地被分配和去分配，以支持处理器执行指令。

公开(公告)号：US08078844B1

公开(公告)日：2011-12-13

申请号：US12331233

申请日：2008-12-09

申请人： David Tarjan ,  Kevin Skadron

发明人： David Tarjan ,  Kevin Skadron

IPC分类号： G06F9/30 ,  G06F9/40 ,  G06F15/00

CPC分类号： G06F9/30141 ,  G06F9/3832 ,  G06F9/3838

摘要： A system, method, and computer program product are provided for removing a register of a processor from an active state. In operation, an aspect of a portion of a processor capable of simultaneously processing a plurality of threads is identified. Additionally, a register of the processor is conditionally removed from an active state, based on the aspect.

摘要翻译： 提供了一种用于从处于活动状态移除处理器的寄存器的系统，方法和计算机程序产品。 在操作中，识别能够同时处理多个线程的处理器的一部分的一个方面。 此外，基于该方面，处理器的寄存器有条件地从活动状态移除。

公开(公告)号：US20110219221A1

公开(公告)日：2011-09-08

申请号：US13040045

申请日：2011-03-03

申请人： Kevin Skadron ,  Jiayuan Meng ,  David Tarjan

发明人： Kevin Skadron ,  Jiayuan Meng ,  David Tarjan

IPC分类号： G06F9/38

CPC分类号： G06F9/3887 ,  G06F9/30058 ,  G06F9/30123 ,  G06F9/3851

摘要： Dynamic warp subdivision (DWS), which allows a single warp to occupy more than one slot in the scheduler without requiring extra register file space, is described. Independent scheduling entities also allow divergent branch paths to interleave their execution, and allow threads that hit in the cache or otherwise have divergent memory-access latency to run ahead. The result is improved latency hiding and memory level parallelism (MLP).

摘要翻译： 描述了动态warp细分（DWS），其允许单个warp在调度器中占用多于一个时隙，而不需要额外的寄存器文件空间。 独立调度实体还允许发散的分支路径交织其执行，并允许在高速缓存中命中的线程或以其他方式具有发散的存储器访问延迟来提前运行。 结果是延迟隐藏和记忆级并行性（MLP）的改进。