公开(公告)号：US07114061B2

公开(公告)日：2006-09-26

申请号：US10627709

申请日：2003-07-28

申请人： Yoshio Hirose ,  Miyoshi Saito ,  Wouter Couzijn

发明人： Yoshio Hirose ,  Miyoshi Saito ,  Wouter Couzijn

IPC分类号： G06F9/30

CPC分类号： G06F9/30181 ,  G06F9/3885 ,  G06F9/3897 ,  G06F17/5045

摘要： In a processor, an operating unit executes an instruction within an instruction set, and a second operating unit executes other custom instructions. The second operating unit consists of a plurality of AND circuits, OR circuits, adders, selectors, and multiplexers. The information about which circuit should be combined with which circuit when the instruction is input is held in advance as structure information in a configuration memory. One piece of structure information corresponds to one custom instruction. The second operating unit in an optimum circuit structure determined based on this structure information executes the instruction. With this arrangement, it is possible to increase the processing speed than when the operating unit executes the processing.

摘要翻译： 在处理器中，操作单元执行指令集内的指令，第二操作单元执行其他定制指令。 第二操作单元由多个AND电路，OR电路，加法器，选择器和多路复用器组成。 在配置存储器中作为结构信息预先保存关于哪个电路与输入指令时的电路组合的信息。 一条结构信息对应于一条定制指令。 基于该结构信息确定的最佳电路结构中的第二操作单元执行该指令。 通过这种布置，与操作单元执行处理相比，可以提高处理速度。