公开(公告)号：US20060280024A1

公开(公告)日：2006-12-14

申请号：US11254696

申请日：2005-10-21

申请人： Young-Man Ahn ,  Seung-Jin Seo ,  Seung-Hee Mun ,  Jong-Cheol Seo ,  Jung-Kuk Lee ,  Soon-Deok Jang

发明人： Young-Man Ahn ,  Seung-Jin Seo ,  Seung-Hee Mun ,  Jong-Cheol Seo ,  Jung-Kuk Lee ,  Soon-Deok Jang

IPC分类号： G11C8/00

CPC分类号： G11C7/22 ,  G11C7/222 ,  G11C11/4076

摘要： A memory module and related method are disclosed. The memory module comprises a clock generator configured to generate first and second internal clock signals in relation to an external clock signal, and a register configured to receive the first and second internal clock signals. The register stores an external control/address signal in response to the first internal clock signal and transmits an internal control/address signal derived from the external control/address in response to the second internal control/address signal.

摘要翻译： 公开了一种存储器模块及相关方法。 存储器模块包括被配置为相对于外部时钟信号产生第一和第二内部时钟信号的时钟发生器以及被配置为接收第一和第二内部时钟信号的寄存器。 寄存器响应于第一内部时钟信号存储外部控制/地址信号，并响应于第二内部控制/地址信号发送从外部控制/地址导出的内部控制/地址信号。

公开(公告)号：US07319635B2

公开(公告)日：2008-01-15

申请号：US11254696

申请日：2005-10-21

申请人： Young-Man Ahn ,  Seung-Jin Seo ,  Seung-Hee Mun ,  Jong-Cheol Seo ,  Jung-Kuk Lee ,  Soon-Deok Jang

发明人： Young-Man Ahn ,  Seung-Jin Seo ,  Seung-Hee Mun ,  Jong-Cheol Seo ,  Jung-Kuk Lee ,  Soon-Deok Jang

IPC分类号： G11C8/00

CPC分类号： G11C7/22 ,  G11C7/222 ,  G11C11/4076

摘要： A memory module and related method are disclosed. The memory module comprises a clock generator configured to generate first and second internal clock signals in relation to an external clock signal, and a register configured to receive the first and second internal clock signals. The register stores an external control/address signal in response to the first internal clock signal and transmits an internal control/address signal derived from the external control/address in response to the second internal control/address signal.

摘要翻译： 公开了一种存储器模块及相关方法。 存储器模块包括被配置为相对于外部时钟信号产生第一和第二内部时钟信号的时钟发生器以及被配置为接收第一和第二内部时钟信号的寄存器。 寄存器响应于第一内部时钟信号存储外部控制/地址信号，并响应于第二内部控制/地址信号发送从外部控制/地址导出的内部控制/地址信号。