公开(公告)号：US08689021B1

公开(公告)日：2014-04-01

申请号：US13216928

申请日：2011-08-24

申请人： Yu Bai ,  Marlon Moncrieffe ,  Bryan Morgan ,  Scott B. Peirce ,  Premanand Sakarda

发明人： Yu Bai ,  Marlon Moncrieffe ,  Bryan Morgan ,  Scott B. Peirce ,  Premanand Sakarda

IPC分类号： G06F1/00

CPC分类号： G06F1/28 ,  G06F1/26 ,  G06F1/329 ,  G06F9/50 ,  G06F9/5094 ,  Y02D10/22 ,  Y02D10/24

摘要： Some of the embodiments of the present disclosure provide a method comprising generating a plurality of power profiles for a corresponding plurality of processing cores, wherein each power profile of the plurality of power profiles includes power consumptions of a corresponding processing core under various operating conditions; generating a plurality of candidate configurations, wherein each candidate configuration comprises corresponding candidate operating conditions for the plurality of processing cores; and based at least in part on the plurality of power profiles, selecting a first candidate configuration of the plurality of candidate configurations for managing the plurality of processing cores. Other embodiments are also described and claimed.

摘要翻译： 本公开的一些实施例提供了一种方法，包括为相应的多个处理核生成多个功率曲线，其中多个功率曲线的每个功率曲线包括在各种操作条件下对应的处理核的功耗; 生成多个候选配置，其中每个候选配置包括用于所述多个处理核的对应候选操作条件; 并且至少部分地基于所述多个功率简档，选择用于管理所述多个处理核心的所述多个候选配置的第一候选配置。 还描述和要求保护其他实施例。

公开(公告)号：US09442758B1

公开(公告)日：2016-09-13

申请号：US12356761

申请日：2009-01-21

申请人： Premanand Sakarda ,  Scott B. Peirce ,  Jia Bao ,  Marlon Moncrieffe ,  Priya Vaidya ,  Michael D Rosenzweig ,  Minda Zhang ,  Palanisamy Mohanraj

发明人： Premanand Sakarda ,  Scott B. Peirce ,  Jia Bao ,  Marlon Moncrieffe ,  Priya Vaidya ,  Michael D Rosenzweig ,  Minda Zhang ,  Palanisamy Mohanraj

IPC分类号： G06F9/40 ,  G06F9/48 ,  G06F9/50

CPC分类号： G06F9/4856 ,  B60K7/0007 ,  B60K17/043 ,  B60K17/30 ,  B60K2007/0046 ,  B60K2007/0061 ,  B60L2220/46 ,  G06F9/5088

摘要： Dynamic processor core switching is described. In embodiments, a multi-core processor system can include a first processor core that executes computer instructions at a first processing rate, and can include at least a second processor core that executes the computer instructions at a second processing rate, where the second processing rate is different than the first processing rate. A core profiler can generate system profile data that is evaluated to determine when a core-switch manager initiates switching execution of the computer instructions from the first processor core to the second processor core while the computer instructions are being executed.

摘要翻译： 描述了动态处理器核心交换。 在实施例中，多核处理器系统可以包括以第一处理速率执行计算机指令的第一处理器核心，并且可以包括以第二处理速率执行计算机指令的至少第二处理器核心， 与第一个处理速度不同。 核心分析器可以生成被评估的系统简档数据，以便在计算机指令被执行时核心交换管理器何时启动计算机指令从第一处理器核心切换到第二处理器核心的执行。