公开(公告)号：US08806145B2

公开(公告)日：2014-08-12

申请号：US12266719

申请日：2008-11-07

申请人： Zoran Radovic ,  Erik Martin Roland Karlsson

发明人： Zoran Radovic ,  Erik Martin Roland Karlsson

IPC分类号： G06F12/00

CPC分类号： G06F12/0862

摘要： Methods and apparatuses are disclosed for improving speculation success in processors. In some embodiments, the method may include executing a plurality of threads of program code, the plurality of threads comprising a first speculative load request, setting an indicator bit corresponding to a cache line in response to the first speculative load request, and in the event that a second speculative load request from the plurality of threads refers to a first cache line with the indicator bit set, determining if a second cache line is available.

摘要翻译： 公开了用于改善处理器中的投机成功的方法和装置。 在一些实施例中，该方法可以包括执行程序代码的多个线程，所述多个线程包括第一推测加载请求，响应于第一推测加载请求设置对应于高速缓存行的指示符位，并且在该事件中 来自多个线程的第二推测加载请求是指具有指示符位置位的第一高速缓存行，确定第二高速缓存行是否可用。

公开(公告)号：US20100122036A1

公开(公告)日：2010-05-13

申请号：US12266719

申请日：2008-11-07

申请人： Zoran Radovic ,  Erik Martin Roland Karlsson

发明人： Zoran Radovic ,  Erik Martin Roland Karlsson

IPC分类号： G06F12/08

CPC分类号： G06F12/0862

摘要： Methods and apparatuses are disclosed for improving speculation success in processors. In some embodiments, the method may include executing a plurality of threads of program code, the plurality of threads comprising a first speculative load request, setting an indicator bit corresponding to a cache line in response to the first speculative load request, and in the event that a second speculative load request from the plurality of threads refers to a first cache line with the indicator bit set, determining if a second cache line is available.

摘要翻译： 公开了用于改善处理器中的投机成功的方法和装置。 在一些实施例中，该方法可以包括执行程序代码的多个线程，所述多个线程包括第一推测加载请求，响应于第一推测加载请求设置对应于高速缓存行的指示符位，并且在该事件中 来自多个线程的第二推测加载请求是指具有指示符位置位的第一高速缓存行，确定第二高速缓存行是否可用。