公开(公告)号：WO2009065861A3

公开(公告)日：2009-09-17

申请号：PCT/EP2008065848

申请日：2008-11-19

Applicant: IMEC INTER UNI MICRO ELECTR ,  UNIV GENT ,  BAUWELINCK JOHAN ,  DE RIDDER TINE ,  MELANGE CEDRIC ,  OSSIEUR PETER ,  BAEKELANDT BART ,  QIU XING ZHI ,  VANDEWEGE JAN

Inventor： BAUWELINCK JOHAN ,  DE RIDDER TINE ,  MELANGE CEDRIC ,  OSSIEUR PETER ,  BAEKELANDT BART ,  QIU XING ZHI ,  VANDEWEGE JAN

IPC: H04B10/158 ,  H03K5/08 ,  H04L7/04 ,  H04L25/06

CPC classification number: H04L7/042 ,  H04L5/22 ,  H04L7/0041 ,  H04L25/062

Abstract: The present invention is related to a circuit (1) for detecting activity in a burst-mode receiver. The circuit is arranged for receiving an input signal (2) comprising a preamble. The circuit comprises a differentiator (11) for detecting signal transitions in the input signal (2) whereby the preamble comprises information on operating said differentiator (11). In a preferred embodiment, the information is a time constant. The circuit further comprises an integrator (12) arranged for being fed with an output of the differentiator. The resulting signal is compared to a reference (16). If this reference is crossed, activity is detected. In an embodiment a front-end circuit is presented comprising next to a circuit for detecting activity, a reset circuit arranged for resetting the front-end circuit and a clock phase alignment circuit arranged for recovering the phase.

Abstract translation: 本发明涉及一种用于检测突发模式接收机中的活动的电路（1）。 电路被布置成用于接收包括前导码的输入信号（2）。 电路包括用于检测输入信号（2）中的信号转换的微分器（11），由此前置码包括关于操作所述微分器（11）的信息。 在优选实施例中，信息是时间常数。 电路还包括积分器（12），其被布置为馈送微分器的输出。 将所得信号与参考（16）进行比较。 如果该引用被越过，则检测到活动。 在一个实施例中，提供了前端电路，其包括用于检测活动的电路，用于复位前端电路的复位电路和布置成恢复相位的时钟相位对准电路。

公开(公告)号：WO2003017564A1

公开(公告)日：2003-02-27

申请号：PCT/US2002/022578

申请日：2002-07-17

Applicant: SUN MICROSYSTEMS, INC.

Inventor： JONG, Jyh-Ming ,  DOBLAR, Drew ,  CASSIDAY, Daniel

IPC: H04L7/033

CPC classification number: H04B10/66 ,  H04B10/69 ,  H04L7/0041 ,  H04L7/0045 ,  H04L7/02

Abstract: An optical receiver for receiving a first input data signal and a second input data signal, the optical receiver comprising: a first photo-detector, the first photo-detector operable to receive the first input data signal and operable to output a first electrical signal; a second photo-detector, the second photo-detector operable to receive the second input data signal and operable to output a second electrical signal; a phase-locked-loop, the phase-locked-loop operable to receive a reference clock signal; a clock-recovery circuit, the clock-recovery circuit coupled to the phase-locked-loop, the clock-recovery circuit operable to receive the first electrical signal; a latch-decision circuit, the latch-decision circuit coupled to the clock-recovery circuit; and a latch, the latch coupled to the latch-decision circuit, the latch operable to receive the first electrical signal and the second electrical signal.

Abstract translation: 一种用于接收第一输入数据信号和第二输入数据信号的光接收机，所述光接收机包括：第一光检测器，所述第一光检测器可操作以接收所述第一输入数据信号并可操作以输出第一电信号; 第二光检测器，所述第二光检测器可操作以接收所述第二输入数据信号并且可操作以输出第二电信号; 锁相环，所述锁相环可操作以接收参考时钟信号; 时钟恢复电路，时钟恢复电路耦合到锁相环，时钟恢复电路可操作以接收第一电信号; 锁存器判定电路，所述锁存器判定电路耦合到所述时钟恢复电路; 以及锁存器，所述锁存器耦合到所述锁存器判定电路，所述锁存器可操作以接收所述第一电信号和所述第二电信号。

公开(公告)号：WO01017128A2

公开(公告)日：2001-03-08

申请号：PCT/US2000/023951

申请日：2000-08-30

IPC: H04B7/212 ,  H04L7/00 ,  H04L7/02 ,  H04B7/00

CPC classification number: H04L7/0029 ,  H04B7/2125 ,  H04L7/0041

Abstract: A method for generating a variable delay of a signal (28), including: providing a clock (50) indicating a sequence of sample times at regular intervals and receiving a sequence of input samples (41) representing input values of the signal at respective sample times indicated by the clock. The method further includes determining the delay (40, 46) with a temporal resolution substantially finer than the clock interval to be applied to the signal at each of the respective sample times. For each of the sample times, responsive to the respectively-determined delay, one or more of the input samples are processed so as to generate a corresponding output sample (43) representing a delayed output value of the signal at the sample time.

Abstract translation: 一种用于产生信号（28）的可变延迟的方法，包括：以规则的间隔提供指示采样时间序列的时钟（50），并且接收表示相应采样信号的输入值的输入采样序列（41） 时钟表示。 该方法还包括以相应于每个采样时刻的信号的时钟间隔的时间分辨率确定延迟（40,46）。 对于每个采样时间，响应于分别确定的延迟，处理一个或多个输入样本，以便产生表示采样时间的信号的延迟输出值的相应输出采​​样（43）。

公开(公告)号：WO1997025797A1

公开(公告)日：1997-07-17

申请号：PCT/US1996020123

申请日：1996-12-17

Applicant: CREDENCE SYSTEMS CORPORATION

Inventor： CREDENCE SYSTEMS CORPORATION ,  MILLER, Charles, A.

IPC: H04L07/00

CPC classification number: H03L7/0812 ,  G01R31/31922 ,  G06F1/10 ,  H03L7/07 ,  H04L7/0008 ,  H04L7/0037 ,  H04L7/0041

Abstract: A clock signal distribution system provides a set of synchronized, spatially distributed local clock signals (CLKL). The system includes a source of periodic reference clock signal (CLK), a set of spatially distributed deskewing circuits (12) and first and second transmission lines (18 and 20). The first transmission line routes the reference clock signal from the source (14) to the deskewing circuits in a first order of succession. The second transmission line routes the reference clock signal from the source to the deskewing circuits in a second order of succession that is reverse to the first order of succession. The two transmission lines are of similar length and velocity of signal propagation between adjacent deskewing circuits. Each deskewing circuit produces an output local clock signal having a phase that is midway between phases of the clock signal arriving at the deskewing circuit via the first and second transmission lines. The local ouput signals produced by the deskewing circuits all have the same phase and frequency despite varying distances of the deskewing circuits from the clock source.

Abstract translation: 时钟信号分配系统提供一组同步的，空间分布的本地时钟信号（CLKL）。 该系统包括周期性参考时钟信号（CLK）的源，一组空间分散的去歪斜电路（12）和第一和第二传输线（18和20）。 第一传输线以一连续的顺序将来自源（14）的参考时钟信号路由到偏斜校正电路。 第二传输线以与第一次连续顺序相反的连续的二次顺序将参考时钟信号从源路由到去歪斜电路。 两条传输线具有相似的相邻的去歪斜电路之间的信号传播的长度和速度。 每个去歪斜电路产生输出本地时钟信号，该输出本地时钟信号具有位于经由第一和第二传输线到达歪斜电路的时钟信号的相位之间的相位的相位。 尽管脱斜电路与时钟源的距离有所变化，但是由歪斜电路产生的局部输出信号都具有相同的相位和频率。

公开(公告)号：WO1996029655A1

公开(公告)日：1996-09-26

申请号：PCT/JP1995000502

申请日：1995-03-20

Applicant: HITACHI, LTD. ,  ISOBE, Tadaaki ,  FUJITA, Bunichi

Inventor： HITACHI, LTD.

IPC: G06F13/42

CPC classification number: G06F1/10 ,  G06F13/423 ,  H04L7/0012 ,  H04L7/0037 ,  H04L7/0041

Abstract: In order to realize data transfer between a transmitter and a receiver at high speed with a small amount of hardware and an inexpensive mounting system and to provide a data transferring device which can make lighter the designing work of the system, a reference signal generated by a reference signal generating circuit is transmitted together with data from the data transmitting side, delayed by a phase adjusting circuit, and phased with the clock on the receiving side by a phase detecting/phase controlling circuit. A data signal group is delayed by the same delay of the reference signal, so that the data signals can be directly taken in at the timing of the receiving-side clock. The skew of the clock can be strictly controlled and the long detour of a data transferring line and useless waiting time for signal value determination are reduced.

Abstract translation: 为了在少量的硬件和便宜的安装系统的高速下实现发射机和接收机之间的数据传输，并且提供一种可以使得系统的设计工作更轻的数据传送装置，由 参考信号发生电路与来自数据发送侧的数据一起发送，由相位调整电路延迟，并通过相位检测/相位控制电路与接收侧的时钟相位。 数据信号组被延迟参考信号的相同延迟，从而可以在接收侧时钟的定时直接接收数据信号。 可以严格控制时钟的偏斜，减少数据传输线的长弯曲度和信号值确定的无用等待时间。

公开(公告)号：WO2017019131A1

公开(公告)日：2017-02-02

申请号：PCT/US2016/025278

申请日：2016-03-31

Applicant: TM IP HOLDINGS, LLC

Inventor： GERDES, Richard C.

IPC: H04J11/00 ,  H04L27/00 ,  H04L27/34

CPC classification number: H04L27/32 ,  H04J11/004 ,  H04L7/0041 ,  H04L27/00 ,  H04L27/122 ,  H04L27/18 ,  H04L27/2697 ,  H04L27/3461 ,  H04L27/362 ,  H04L27/38

Abstract: Transpositional Modulation, TM: The idea behind it can be seen as superimposing two different modulations in the same time/frequency resource. More in details: TM produces first a conventionally modulated (QAM, PSK... ) carrier signal, extracts its carrier, slightly modifies it so that the carrier wave also carries information at the pace of one bit per carrier wave period (more than 1 Gbit/s for LTE), and superimposes both signals for transmission. At the receiver, successive interference cancellation is performed: First conventionally modulated signal is detected, subtracted from received signal, and then TM signal is detected. The TM modulation implies third harmonic processing at the transmitter and receiver.

Abstract translation: 转置调制TM：它背后的想法可以看作是在同一时间/频率资源中叠加两个不同的调制。 更详细地说：TM首先产生传统的调制（QAM，PSK ...）载波信号，提取其载波，稍微修改它，使得载波以每个载波周期的一个比特的速度携带信息（大于1 用于LTE的Gbit / s），并且将两个信号叠加以进行传输。 在接收机处，执行连续的干扰消除：从接收信号中减去第一常规调制信号，然后检测TM信号。 TM调制意味着在发射机和接收机处的三次谐波处理。

公开(公告)号：WO2016042449A1

公开(公告)日：2016-03-24

申请号：PCT/IB2015/056994

申请日：2015-09-11

Applicant: TELEFONAKTIEBOLAGET L M ERICSSON (PUBL)

Inventor： BIEDERMAN, Daniel Christian

IPC: H04L7/00 ,  H03K5/13

CPC classification number: H04L7/0037 ,  H03K5/133 ,  H04J3/0697 ,  H04L7/0041

Abstract: In one aspect of the teachings herein, a timing circuit detects the assertion of an incoming timing pulse signal at a timing resolution higher than that afforded by the sampling clock signal used to detect the assertion event. To do so, the timing circuit uses delay circuitry to obtain incrementally delayed versions of the incoming timing pulse signal or sampling clock signal. The delay increments are fractions of the sampling clock period and the timing circuit uses the delayed versions to determine a timing difference between actual assertion time of the incoming timing pulse signal and the sampling clock edge at which assertion of the incoming timing pulse signal is detected. In another aspect, a timing circuit uses similar delay techniques to control the timing of an outgoing timing pulse signal at a timing resolution higher than that afforded by the clock circuitry associated with generating the outgoing signal.

Abstract translation: 在本文的教导的一个方面，定时电路以比由用于检测断言事件的采样时钟信号提供的定时分辨率高的定时分辨率检测输入定时脉冲信号的断言。 为了做到这一点，定时电路使用延迟电路来获得输入定时脉冲信号或采样时钟信号的递增延迟版本。 延迟增量是采样时钟周期的分数，并且定时电路使用延迟版本来确定输入定时脉冲信号的实际断言时间与检测到输入定时脉冲信号的断言的采样时钟沿之间的定时差。 在另一方面，定时电路使用类似的延迟技术来以比由与产生输出信号相关的时钟电路所提供的定时分辨率更高的定时分辨率来控制输出定时脉冲信号的定时。

公开(公告)号：WO2015099919A1

公开(公告)日：2015-07-02

申请号：PCT/US2014/066897

申请日：2014-11-21

Applicant: INTEL CORPORATION

Inventor： GIACONI, Stefano ,  XU, Mingming

IPC: H04L7/033

CPC classification number: H04L25/03057 ,  H04L7/0041 ,  H04L7/0058 ,  H04L7/033 ,  H04L7/0331 ,  H04L7/0332 ,  H04L7/0334 ,  H04L25/03025 ,  H04L2025/03598

Abstract: Described are phase adjustment circuits for clock and data recovery circuits (CDRs). Systems and apparatuses may include an input to receive a serial data signal, an edge data tap to sample transition edges in the serial data signal for generating a data edge detection signal, a CDR circuit including a phase detector to receive the serial data signal and the data edge detection signal, and to output a phase lead/lag signal indicating the phase difference between the serial data signal and the data edge detection signal, and a phase adjustment circuit to generate phase lead/lag adjustment data. The CDR circuit is to output a recovered clock signal based, at least in part, on the phase lead/lag signal adjusted by the phase lead/lag adjustment data.

Abstract translation: 描述了用于时钟和数据恢复电路（CDR）的相位调整电路。 系统和装置可以包括用于接收串行数据信号的输入端，边缘数据抽头以对串行数据信号中的过渡边缘采样以产生数据边缘检测信号; CDR电路，包括用于接收串行数据信号的相位检测器和 数据边缘检测信号，并输出指示串行数据信号和数据边缘检测信号之间的相位差的相位超前/滞后信号，以及相位调整电路，以产生相位超前/滞后调整数据。 CDR电路至少部分地基于由相位超前/滞后调整数据调整的相位超前/滞后信号来输出恢复的时钟信号。

公开(公告)号：WO2015067211A1

公开(公告)日：2015-05-14

申请号：PCT/CN2014/090582

申请日：2014-11-07

Applicant: TSINGHUA UNIVERSITY

Inventor： HUA, Nan ,  ZHENG, Xiaoping

IPC: H04Q11/06 ,  H04J3/06 ,  H04L12/721

CPC classification number: H04J14/08 ,  H04J14/083 ,  H04L7/0041 ,  H04L7/0075 ,  H04Q11/0005 ,  H04Q11/0066 ,  H04Q2011/0033 ,  H04Q2011/0039 ,  H04Q2011/0045

Abstract: An all-optical time slice switching method based on time synchronization is provided. With the method, continuous data streams in an optical network are assembled to time domain periodic optical time slices and are transmitted in an asynchronous transmission mode. Network nodes obtain high precision synchronization time via a network and control optical switches to switch arriving optical time slices to a target port at precise time points periodically, therefore all-optical switching is implemented. When a connection request arrives, an available path, a wavelength and time slots to be occupied are calculated by a source node according to information on available time slots of the optical network, and the time slots are reserved by a connection management module. After the time slots are reserved, the source node send optical time slices carrying services periodically at reserved time slots. A destination node restores the optical time slices to the data streams. Compared with an existing switching technology, the all-optical time slice switching method has remarkable advantages that reliable and flexible all-optical switching at sub-wavelength granularity can be implemented without participation of all-optical buffers and all-optical logic apparatus.

Abstract translation: 提供了基于时间同步的全光时分切换方法。 利用该方法，将光网络中的连续数据流组装到时域周期性光时间片上，并以异步传输模式传输。 网络节点通过网络获得高精度的同步时间，并控制光交换机，在周期性的精确时间点将到达的光时隙切换到目标端口，从而实现全光切换。 当连接请求到达时，根据光网络的可用时隙信息由源节点计算要占用的可用路径，波长和时隙，并且时隙由连接管理模块保留。 在保留时隙之后，源节点在保留的时隙周期性地发送承载业务的光时隙。 目的地节点将光学时间片恢复到数据流。 与现有的开关技术相比，全光时分切换方法具有显着的优点，可以在不涉及全光缓冲器和全光逻辑器件的情况下实现亚波长粒度下的可靠灵活的全光开关。

公开(公告)号：WO2015000668A1

公开(公告)日：2015-01-08

申请号：PCT/EP2014/062155

申请日：2014-06-11

Applicant: ROBERT BOSCH GMBH

Inventor： HARTWICH, Florian

IPC: H04L12/413 ,  H04L12/26

CPC classification number: H04L12/4135 ,  H04L7/0041 ,  H04L43/0852 ,  H04L2012/40215

Abstract: Es sind eine Vorrichtung (5) und ein Messverfahren zur Ermittlung der internen Verzögerungszeit einer CAN-Busanschlusseinheit (11, 21, 31) bereitgestellt, um eine korrekte Funktion einer seriellen Datenübertragung in einem Bussystem (4) mit mindestens zwei Teilnehmerstationen (10, 20, 30) zu prüfen, wobei die Teilnehmerstationen (10, 20, 30) über eine Busanschlusseinheit (10, 20, 30) an den Bus (40) angeschlossen sind und über den Bus (40) Nachrichten (41) austauschen, wobei der Sendezugriff auf den Bus (40) für jede Nachricht (41) durch das Arbitrierungsverfahren gemäß CAN-Norm ISO 11898-1 an eine Teilnehmerstation (10, 20, 30) vergeben wird, welche für diese Nachricht (41) zum Sender wird. Wobei die Vorrichtung (5) eine Einheit aufweist zur Ermittlung der internen Verzögerungszeit (DELTA_T) mit einem Verzögerungszähler (305) zum Ermitteln der Verzögerungszeit (DELTA_T) zwischen einem Sendesignal (CAN_TX) und einem Empfangssignal (CAN_RX), welcher Verzögerungszähler (305) gestoppt wird, wenn sowohl das Empfangssignal (CAN_RX) einen dominanten Pegel hat als auch der Zählerstand des Verzögerungszählers (305) größer/gleich einem vorgegebenen Konfigurationswert (T_MIN) ist, oder zur Ermittlung der internen Verzögerungszeit (DELTA_T) auf der Grundlage der maximalen und minimalen Verzögerungszeit der Busanschlusseinheit (11, 21, 31). Das Stoppen des Verzögerungszählers erst nach einem minimalen Zählerstand erhöht die Messgenauigkeit bei Signalstörungen, z.B. durch Signalreflexionen.

Abstract translation: 本发明提供一种装置（5）和用于提供给在总线系统（4）具有至少两个用户站（10，20中的串行数据传输的正确功能的CAN总线接口单元（11，21，31）的内部延迟时间的确定的测量方法， 到测试30），其中通过总线连接单元（10，20，30）的用户站（10，20，30）到所述总线（40）被连接，并且在总线上（40）的消息（41）交换，以给发送接入 总线（40），用于通过按照CAN标准ISO 11898-1至订户站的仲裁过程的每个消息（41）（10，20，30）被分配，这是该消息（41）到发射机。 其中，所述装置（5）具有用于检测具有用于确定发射信号（CAN_TX）和接收信号（CAN_RX），其延迟计数器之间的延迟时间（DELTA_T）的延迟计数器（305）的内部延迟时间（DELTA_T）的单元（305）停止 当两个所接收的信号（CAN_RX）具有显性电平与延迟计数器（305）/（T_MIN）的计数大于或等于预定的配置值，或（DELTA_T），用于检测内部的延迟时间的最大和最小延迟时间的基础上 总线接口单元（11，21，31）。 停止延迟计数器直到后一最小计数增加信号干扰，例如测量精度 通过信号反射。