-
21.发明申请CIRCUIT THAT OPERATES IN A MANNER SUBSTANTIALLY COMPLEMENTARY TO AN AMPLIFYING DEVICE INCLUDED THEREIN AND APPARATUS INCORPORATING SAME 审中-公开在包括其中的放大器件和与其同时进行的器件的大量操作中，操作的电路
公开(公告)号：WO01039366A2
公开(公告)日：2001-05-31
申请号：PCT/US2000/041883
申请日：2000-11-03
Abstract: A circuit (200) includes a four-terminal voltage controlled voltage source (VCVS, 201) coupled to a three-terminal amplifying device (203), whereby when an input signal is applied to a negative input terminal (205) of the VCVS (201), the circuit (200) operates in a manner substantially complementary to the amplifying device (203). Such a circuit (200) may be considered a "virtual" three-terminal amplifying device and may be beneficially coupled in a complementary manner with another three-terminal amplifying device that is substantially identical to the three-terminal amplifying device (203) included in the circuit (200) to form a composite amplifier circuit (e.g., 407) that achieves intended performance over varying operating conditions.
Abstract translation: 电路（200）包括耦合到三端放大装置（203）的四端电压控制电压源（VCVS，201），由此当输入信号施加到VCVS的负输入端（205）时 201），电路（200）以与放大装置（203）基本互补的方式操作。 这样的电路（200）可以被认为是“虚拟”三端放大装置，并且可以以与互补的方式有利地与另一个三端放大装置耦合，该三端放大装置基本上与包括在三端放大装置 电路（200）以形成在变化的操作条件下实现预期性能的复合放大器电路（例如，407）。
-
公开(公告)号：WO01018814A1
公开(公告)日：2001-03-15
申请号：PCT/US2000/023304
申请日：2000-08-24
IPC: G11C11/417 , G11C7/06 , H03F3/345 , H03F3/45 , H03K3/3565 , H03K5/08
CPC classification number: G11C7/067 , G11C2207/063 , H03F3/345 , H03K3/3565
Abstract: Structures and methods for high speed signaling over single sided/ended current sense amplifiers are provided. The present invention introduces hysteresis within a pseudo-differential current sense amplifier and provides it with adjustable thresholds for the detection of valid signals coupled with the rejection of small noise current transients or reflections and ringing when using low impedance interconnections and/or current signaling. The circuit provides a fast response time in a low power CMOS environment. A first embodiment includes a current sense amplifier having a first amplifier and a second amplifier which are electrically coupled. Each amplifier includes a first transistor of a first conductivity type and a second transistor of a second conductivity type, where the first and second transistors are coupled at a drain region. A single signal input node is coupled to a source region of the first transistor of the first amplifier and receives a signal input current. A first signal output node coupled to the drain region of the first and the second transistor in the second amplifier. The first signal output node is further coupled to a gate of a third transistor. A second signal output node is coupled to the drain region of the first and the second transistor in the first amplifier, and is further coupled to a gate of a fourth transistor. In one embodiment, a current mirror is coupled to the signal input node and the source regions of the first transistors in the first and the second amplifiers. Integrated circuits, electrical systems, methods of operation and methods of forming the novel current sense amplifier are similarly included. The novel pseudo differential current sense amplifier circuit facilitates the introduction of hysteresis which provides the added ability to differentiate true signals from noise transients, and conserves circuit design space by allowing for single sided/ended sensing.
Abstract translation: 提供了用于单侧/末端电流检测放大器的高速信号的结构和方法。 本发明在伪差分电流检测放大器中引入滞后，并为其提供可调阈值，用于检测与使用低阻抗互连和/或电流信号时的小噪声电流瞬变或反射和振铃的抑制相结合。 该电路在低功耗CMOS环境中提供快速响应时间。 第一实施例包括具有电耦合的第一放大器和第二放大器的电流检测放大器。 每个放大器包括第一导电类型的第一晶体管和第二导电类型的第二晶体管，其中第一和第二晶体管在漏极区域耦合。 单个信号输入节点耦合到第一放大器的第一晶体管的源极区域并接收信号输入电流。 耦合到第二放大器中的第一和第二晶体管的漏极区域的第一信号输出节点。 第一信号输出节点还耦合到第三晶体管的栅极。 第二信号输出节点耦合到第一放大器中的第一和第二晶体管的漏极区域，并且还耦合到第四晶体管的栅极。 在一个实施例中，电流镜耦合到第一和第二放大器中的信号输入节点和第一晶体管的源极区域。 类似地包括集成电路，电气系统，操作方法和形成新型电流检测放大器的方法。 新颖的伪差分电流检测放大器电路有助于引入滞后，提供了将真实信号与噪声瞬变区分开的附加能力，并通过允许单侧/最终感测来节省电路设计空间。
-
公开(公告)号：WO01008299A1
公开(公告)日：2001-02-01
申请号：PCT/JP1999/003971
申请日：1999-07-23
Abstract: A low voltage current mirror circuit comprises a plurality of circuit elements that are cascaded to form a cascade type current mirror circuit. Means for causing a predetermined voltage drop is provided to connect nodes between the control electrodes of the circuit elements. Such a simple configuration allows input and output voltages to be lower.
Abstract translation: 低压电流镜电路包括级联的多个电路元件以形成级联型电流镜电路。 提供用于引起预定电压降的装置，以连接电路元件的控制电极之间的节点。 这样简单的配置允许输入和输出电压更低。
-
24.发明申请
公开(公告)号：WO00064046A1
公开(公告)日：2000-10-26
申请号：PCT/US2000/010421
申请日：2000-04-18
CPC classification number: H03F3/345 , H03F1/26 , H03F3/265 , H03F2200/372
Abstract: The present invention relates to a conversion circuit (200) that converts a single-ended signal to differential signals. According to an embodiment of the present invention, crosstalk is avoided by insuring that none of the transistors (214, 208, 206) in the conversion circuit (200) are directly connected to ground (210). By not having a transistor (214, 208, 206) directly connected to ground (210), ground current is avoided and crosstalk associated with ground current is eliminated.
Abstract translation: 本发明涉及将单端信号转换为差分信号的转换电路（200）。 根据本发明的实施例，通过确保转换电路（200）中的晶体管（214,208,206）都不直接连接到地（210）来避免串扰。 通过不具有直接连接到地（210）的晶体管（214,208,206），避免了接地电流并消除了与接地电流相关的串扰。
-
公开(公告)号：WO00016316A1
公开(公告)日：2000-03-23
申请号：PCT/JP1998/004073
申请日：1998-09-10
CPC classification number: H03F3/345 , G11B5/012 , G11B5/02 , G11B23/0007 , G11B2005/0016
Abstract: A disk-like magnetic storage medium (hard disk plate) is given a circuit ground potential. One end of an MR (magnetoresistance effect) head is given the above circuit ground potential to output a read signal from the other end. The other end of the MR head is supplied with a predetermined bias current or bias voltage. An AC signal that has passed through a capacitor at the other end of the MR head and a DC bias voltage that has passed through a resistive element having a large enough impedance relative to the capacitor are applied to the gate of an amplifier MOSFET. A load circuit is provided to the drain of the amplifier MOSFET to produce an output signal from the drain.
Abstract translation: 盘状磁存储介质（硬盘板）被赋予电路接地电位。 MR（磁阻效应）头的一端被赋予上述电路接地电位，从另一端输出读信号。 MR头的另一端被提供预定的偏置电流或偏置电压。 已经通过MR头另一端的电容器的AC信号和已经通过具有相对于电容器的足够大的阻抗的电阻元件的DC偏置电压被施加到放大器MOSFET的栅极。 负载电路被提供给放大器MOSFET的漏极以产生来自漏极的输出信号。
-
Patent Agency Ranking
公开(公告)号：WO2021162881A1
公开(公告)日：2021-08-19
申请号：PCT/US2021/016001
申请日：2021-02-01
Inventor： BHATIA, Karan, Singh
Abstract: An amplifier (700) comprises a common emitter stage coupled to a first (720) and a second (725) input, a common base stage coupled to the common emitter stage and to a first (730) and a second (735) output, and a cancellation path coupled to the common emitter stage and the common base stage and to the first and second outputs. The cancellation path generates a first cancellation signal that is 180 degrees out of phase with a first leakage signal at the first output and a second cancellation signal that is 180 degrees out of phase with a second leakage signal at the second output. The cancellation path comprises a first cancellation transistor (M6) coupled to the common emitter stage and the common base stage and to the first output and a second cancellation transistor (M5) coupled to the common emitter stage and the common base stage and to the second output.
-
公开(公告)号：WO2021070245A1
公开(公告)日：2021-04-15
申请号：PCT/JP2019/039649
申请日：2019-10-08
Applicant: 三菱電機株式会社
Inventor： 小島 友和
Abstract: 演算増幅器（１００）は、供給された第１及び第２の電圧（ＶＤＤ，ＧＮＤ）の全電圧範囲を入出力範囲として動作する。能動負荷（３３０）は、第１導電型の電界効果トランジスタで構成される。第１及び第２の差動対（３１０，３２０）は、第２導電型の電界効果トランジスタによって構成される。第１の差動対（３１０）は、入力電圧（Ｖｉｎｐ）が第２の電圧（ＧＮＤ）のときに差動増幅が可能に構成され、第２の差動対（３２０）は、入力電圧（Ｖｉｎｐ）が第１の電圧（ＶＤＤ）のときに差動増幅が可能に構成される。選択回路（３０５）は、入力電圧（Ｖｉｎｐ）に応じて、第１及び第２の差動対（３１０，３２０）の一方を、差動ノード（Ｎｄ１，Ｎｄ２）を介して能動負荷（３３０）と選択的に接続する。
-
公开(公告)号：WO2019092887A1
公开(公告)日：2019-05-16
申请号：PCT/JP2017/040788
申请日：2017-11-13
Applicant: 三菱電機株式会社
Inventor： 中井 貴之
Abstract: 第１のトランジスタ（Ｍ１）の第２の主電極と第６のトランジスタ（Ｍ６）の第１の主電極とが接続され、第６のトランジスタ（Ｍ６）の第２の主電極と第５のトランジスタ（Ｍ５）の第１の主電極とが第１のノード（ＮＤ１）で接続され、第５のトランジスタ（Ｍ５）の第２の主電極と第２のトランジスタ（Ｍ２）の第２の主電極とが接続され、第５のトランジスタ（Ｍ５）の制御電極と第５のトランジスタ（Ｍ５）の第２の主電極とが接続され、第３のトランジスタ（Ｍ３）の第２の主電極と第４のトランジスタ（Ｍ４）の第１の主電極とが第２のノード（ＮＤ２）で接続され、第４のトランジスタ（Ｍ４）の制御電極と、第５のトランジスタ（Ｍ５）の制御電極とが接続される。利得制御アンプ（Ａ２０１）は、第１のノード（ＮＤ１）の電圧と第２のノード（ＮＤ２）の電圧とが等しくなるように、第６のトランジスタ（Ｍ６）の制御電極へ供給する電圧を制御する。
-
公开(公告)号：WO2018088373A1
公开(公告)日：2018-05-17
申请号：PCT/JP2017/039992
申请日：2017-11-06
Applicant: 国立大学法人東北大学
Abstract: プロセス変動の影響を抑制するバイアス電圧を増幅回路に供給することができるバイアス回路及びそのバイアス回路を用いた増幅装置を提供する。バイアス回路１１は、第１電圧出力部１４、第２電圧出力部１５、電圧比較器１６を備える。第１電圧出力部１４は、直列に接続された第１電流源２１とトランジスタＰ１１１から構成される。第１電流源２１は、電圧比較器１６から出力されるバイアス電圧Ｖｑに応じて電流を増減する。第２電圧出力部１５は、直列に接続された第２電流源２２とトランジスタＮ１１１から構成され、第２電流源２２は定電流を流す。電圧比較器１６は、それぞれダイオード接続されたトランジスタＰ１１１、Ｎ１１１の各ドレイン電圧を比較し、比較結果に応じてバイアス電圧Ｖｑを増減し、各ドレイン電圧が等しくなるようにする。バイアス電圧Ｖｑは、増幅回路１２に供給される。増幅回路１２は、ｐ型ＭＯＳＦＥＴを含むソースフォロワ段１７、ｎ型ＭＯＳＦＥＴを含む増幅段１８を有する。
Abstract translation: 提供了一种偏置电路，该偏置电路能够提供用于抑制工艺变化对放大器电路的影响的偏置电压和使用该偏置电路的放大器。 偏置电路11包括第一电压输出单元14，第二电压输出单元15和电压比较器16。 第一电压输出部14由串联连接的第一电流源21和晶体管P111构成。 第一电流源21根据从电压比较器16输出的偏置电压Vq增加或减小电流。 第二电压输出单元15包括串联连接的第二电流源22和晶体管N111，并且第二电流源22通过恒定电流。 电压比较器16分别比较二极管连接的晶体管P111和N111的漏极电压，并且根据比较结果增加或减小偏置电压Vq，使得漏极电压变得相等。 偏置电压Vq被提供给放大器电路12。 放大器电路12具有包括p型MOSFET的源极跟随器级17和包括n型MOSFET的放大器级18。
-
公开(公告)号：WO2017109829A1
公开(公告)日：2017-06-29
申请号：PCT/JP2015/085661
申请日：2015-12-21
Applicant: 三菱電機株式会社
Inventor： 三田 大介
Abstract: 入力された光信号Ａを電流信号Ｂに変換して出力する受光素子（１）と、第１の電界効果トランジスタおよび第２の電界効果トランジスタを用いて、電流信号Ｂを電圧信号Ｃに変換して出力するインバータ型ＴＩＡ（２）と、電流信号Ｂの電流量をモニタし、電流信号Ｂの電流量に基づく電流量を有する電流信号Ｄを出力する電流モニタ部（３）と、電流信号Ｄおよび電圧信号Ｃに基づいてインバータ型ＴＩＡ（２）の入出力特性の状態を判別し、判別結果に基づいて、第１の電界効果トランジスタおよび第２の電界効果トランジスタのうち一方または両方の電界効果トランジスタのバックゲート端子電圧を制御するバックゲート調整部（４）と、を備える。
Abstract translation:
光接收元件，用于将输入的光信号A转换成电流信号B输出（1），使用第一场效应晶体管和第二场效应晶体管，电流信号 对于B转换为电压信号C，并监测电流信号B的电流的量的逆变器型TIA（2），用于输出具有基于当前信号B的电流量的电流量的电流信号d的电流监视部 和（3），以确定的逆变器型TIA（2）基于当前信号d和电压信号C，并且基于该确定结果，所述第一场效应晶体管和第二场效应晶体管的输入输出特性的状态 它包括用于控制一个或两个的场效应晶体管的背栅极端子电压的背栅极调节器（4）。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.01 seconds)
