公开(公告)号：WO2014101093A1

公开(公告)日：2014-07-03

申请号：PCT/CN2012/087820

申请日：2012-12-28

Applicant: INTEL CORPORATION ,  ZHOU, Xiaohu ,  LI, Kevin Y. ,  KHANNA, Rahul

Inventor： ZHOU, Xiaohu ,  LI, Kevin Y. ,  KHANNA, Rahul

IPC: G06F1/26

CPC classification number: G06F1/3203 ,  G06F1/3206 ,  G06F1/3209 ,  G06F1/3234 ,  G06F1/329 ,  G06F9/4893

Abstract: An embodiment includes determining a first power metric (e.g., memory module temperature) corresponding to a group of computing nodes that includes first and second computing nodes; and distributing a computing task to a third computing node (e.g., load balancing) in response to the determined first power metric; wherein the third computing node is located remotely from the first and second computing nodes. The first power metric may be specific to the group of computing nodes and is not specific to either of the first and second computing nodes. Such an embodiment may leverage knowledge of computing node group behavior, such as power consumption, to more efficiently manage power consumption in computing node groups. This "power tuning" may rely on data taken at the "silicon level" (e.g., an individual computing node such as a server) and/or a large group level (e.g., data center). Other embodiments are described herein.

Abstract translation: 实施例包括确定与包括第一和第二计算节点的一组计算节点相对应的第一功率量度（例如，存储器模块温度）; 以及响应于所确定的第一功率量度将计算任务分配到第三计算节点（例如，负载平衡）; 其中所述第三计算节点位于远离所述第一和第二计算节点的位置。 第一功率度量可以是该组计算节点特有的，并且不是特定于第一和第二计算节点中的任一个。 这样的实施例可以利用计算节点组行为（例如功耗）的知识来更有效地管理计算节点组中的功耗。 这种“功率调谐”可以依赖于在“硅层”（例如，诸如服务器的单个计算节点）和/或大组级别（例如，数据中心）获取的数据。 本文描述了其它实施例。

公开(公告)号：WO2014062417A1

公开(公告)日：2014-04-24

申请号：PCT/US2013/063836

申请日：2013-10-08

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： BRETERNITZ, Mauricio ,  PIGA, Leonardo

IPC: G06F1/26

CPC classification number: G06F1/329 ,  G06F9/5094 ,  G06F2209/501 ,  Y02D10/22 ,  Y02D10/24

Abstract: A device may receive information that identifies a first task to be processed, may determine a performance metric value indicative of a behavior of a processor while processing a second task, and may assign, based on the performance metric value, the first task to a bin for processing the first task, the bin including a set of processors that operate based on a power characteristic.

Abstract translation: 设备可以接收标识待处理的第一任务的信息，可以在处理第二任务时确定指示处理器的行为的性能度量值，并且可以基于性能度量值将第一任务分配给bin 用于处理第一任务，该仓包括基于功率特性操作的一组处理器。

公开(公告)号：WO2014061141A1

公开(公告)日：2014-04-24

申请号：PCT/JP2012/076986

申请日：2012-10-18

Applicant: トヨタ自動車株式会社 ,  渡邊 智 ,  佐多 宏太 ,  加古 純一

Inventor： 渡邊　智 ,  佐多　宏太 ,  加古　純一

IPC: G06F9/50

CPC classification number: G06F9/5094 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/329 ,  G06F9/4887 ,  G06F9/4893 ,  G06F9/50 ,  Y02D10/126 ,  Y02D10/22 ,  Y02D10/24

Abstract: 　本発明は、処理完了時間が制約されている複数のタスクを演算周波数が可変の１又は複数のコアを用いて繰り返し処理するマルチコアタイプの並列計算装置に関する。本発明に係る並列計算装置は、新たにコアを起動させて前記新たなコアと稼動中のコアとに前記複数のタスクを割り当てる場合、前記稼動中のコアの演算周波数を高くする。

Abstract translation: 多核型并行计算装置技术领域本发明涉及一种多核型并行计算装置，其中使用一个或多个可变操作频率核心重复处理具有有限处理完成时间的多个任务。 根据本发明的并行计算设备增加了当新激活核心时活跃的核心的操作频率，并将多个任务分配给新激活的核心和活跃的核心。

公开(公告)号：WO2013160572A3

公开(公告)日：2014-03-13

申请号：PCT/FR2013000111

申请日：2013-04-23

Applicant: KALRAY

Inventor： HARRAND MICHEL

IPC: G06F1/32

CPC classification number: G06F1/3296 ,  G06F1/324 ,  G06F1/329 ,  G06F8/4432 ,  G06F8/451 ,  G06F9/4893 ,  Y02D10/126 ,  Y02D10/172 ,  Y02D10/24 ,  Y02D10/41

Abstract: The invention relates to a method of execution of a processing on a multiprocessor system (PE) whose clock frequencies are individually adjustable (DIV), comprising the following steps: upon compilation of the source code of the processing, subdividing the processing into elementary tasks (TO) each of which is executable as several occurrences (Oj); dynamically allocating difference processors to successive occurrences of one and the same elementary task; associating with each elementary task a central counter of occurrences (CT), and a threshold (n) of number of occurrences; incrementing the occurrences counter upon the execution of each occurrence of the associated elementary task, independently of the processor allocated to the occurrence; and switching the frequency of the processor allocated to a current occurrence of an elementary task onto a first frequency if the count reached in the associated counter is below the threshold, otherwise switching the frequency of the processor SUT to a second frequency distinct from the first.

Abstract translation: 本发明涉及一种在时钟频率可单独调整的多处理器系统（PE）上执行处理的方法，包括以下步骤：在编译处理的源代码时，将处理细分为基本任务（ TO），每个可执行为几个出现（Oj）; 将差分处理器动态地分配给相同的基本任务的连续出现; 与每个基本任务相关联的中央计数器（CT）和阈值（n）的出现次数; 在执行相关联的基本任务的每次出现时，独立于分配给该事件的处理器，递增出现的计数器; 以及如果在相关联的计数器中达到的计数低于阈值，则将分配给基本任务的当前出现的处理器的频率切换到第一频率，否则将处理器SUT的频率切换到与第一频率不同的第二频率。

公开(公告)号：WO2014003785A1

公开(公告)日：2014-01-03

申请号：PCT/US2012/044934

申请日：2012-06-29

Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. ,  BERLIN, Kimon ,  FISHER, Tom ,  GAY, Raphael

Inventor： BERLIN, Kimon ,  FISHER, Tom ,  GAY, Raphael

IPC: G06F9/46

CPC classification number: G06F9/5094 ,  G06F1/206 ,  G06F1/3206 ,  G06F1/329 ,  G06F9/4856 ,  G06F9/5038 ,  Y02D10/22 ,  Y02D10/24

Abstract: Implementations disclosed herein relate to thermal based prioritized computing application scheduling. For example, a processor may determine a prioritized computing application. The processor may schedule the prioritized computing application to transfer execution from a first processing unit to a second processing unit based on a thermal reserve energy associated with the second processing unit.

Abstract translation: 本文公开的实现涉及基于热的优先级计算应用调度。 例如，处理器可以确定优先级计算应用。 处理器可以基于与第二处理单元相关联的热储备能量来安排优先计算应用程序将执行从第一处理单元传送到第二处理单元。

公开(公告)号：WO2013071257A3

公开(公告)日：2013-11-07

申请号：PCT/US2012064710

申请日：2012-11-12

Applicant: QUALCOMM INC

Inventor： AHUJA DISHA ,  KULIK VICTOR ,  PUIG CARLOS M ,  DESAI ASHISH NAGESH

IPC: G06F1/32 ,  G01P21/00

CPC classification number: G01C25/00 ,  G01K15/00 ,  G01P21/00 ,  G01R35/00 ,  G06F1/3206 ,  G06F1/329 ,  G06F15/00 ,  G06F19/00 ,  Y02D10/24

Abstract: Aspects of the disclosure relate to computing technologies. In particular, aspects of the disclosure relate to mobile computing device technologies, such as systems, methods, apparatuses, and computer-readable media for scheduling an execution of a task, such as a non-real time, non-latency sensitive background task on a computing device, for improving calibration data by increasing the diversity of orientations used for generating the calibration data and for improving the calibration data by taking into account the effects of change in temperature on motion sensors.

Abstract translation: 本公开的方面涉及计算技术。 具体地，本公开的方面涉及移动计算设备技术，例如用于调度任务的执行的系统，方法，设备和计算机可读介质，诸如非实时，非延迟敏感的后台任务， 计算装置，用于通过增加用于生成校准数据的取向的多样性来改进校准数据，并且通过考虑温度变化对运动传感器的影响来改善校准数据。

公开(公告)号：WO2013090537A1

公开(公告)日：2013-06-20

申请号：PCT/US2012/069445

申请日：2012-12-13

Applicant: ADVANCED MICRO DEVICES, INC. ,  ATI TECHNOLOGIES ULC

Inventor： KHODORKOVSKY, Oleksandr ,  PRESANT, Stephen

IPC: G06F9/48 ,  G06F1/32

CPC classification number: G06F1/329 ,  G06F1/3206 ,  G06F1/3287 ,  G06F9/5094 ,  Y02D10/171 ,  Y02D10/22 ,  Y02D10/24

Abstract: Power management for a processing system that has multiple processing units, (e.g., multiple graphics processing units (GPUs), is described herein. The processing system includes a power manager that obtains performance, power, operational or environmental data from a power management unit associated with each processor (e.g., GPU). The power manager determines, for example, an average value with respect to at least one of the performance, power, operational or environmental data. If the average value is below a predetermined threshold for a predetermined amount of time, then the power manager notifies a configuration manager to alter the number of active processors (e.g., GPUs), if possible. The power may then be distributed among the remaining GPUs or other processors, if beneficial for the operating and environmental conditions.

Abstract translation: 这里描述了具有多个处理单元（例如，多个图形处理单元（GPU））的处理系统的电源管理。处理系统包括功率管理器，其从相关联的电源管理单元获得性能，功率，操作或环境数据 每个处理器（例如，GPU），功率管理器确定例如关于性能，功率，操作或环境数据中的至少一个的平均值，如果平均值低于预定阈值达预定量 如果可能的话，电源管理器通知配置管理器改变活动处理器的数量（例如，GPU），如果有利于操作和环境条件，则功率可以分布在剩余的GPU或其他处理器中。

公开(公告)号：WO2013086054A2

公开(公告)日：2013-06-13

申请号：PCT/US2012/068039

申请日：2012-12-05

Applicant: INTEL CORPORATION

Inventor： JAHAGIRDHAR, Sanjeev S. ,  WELLS, Ryan ,  SODHI, Inder

IPC: G06F1/32 ,  G06F9/06 ,  G06F13/14

CPC classification number: G06F1/3293 ,  G06F1/32 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3228 ,  G06F1/324 ,  G06F1/3243 ,  G06F1/3275 ,  G06F1/3287 ,  G06F1/329 ,  G06F1/3296 ,  G06F13/24 ,  Y02D10/126 ,  Y02D10/172 ,  Y02D50/20

Abstract: A processor may determine the actual residency time of a non-core domain residing in a power saving state and based on the actual residency time the processor may determine an optimal power saving state (P-state) for the processor. In response to the non-core domain entering a power saving state, an interrupt generator (IG) may generate a first interrupt and the device drivers or an operating system may use the first interrupt to start a timer (first value). In response to the non-core domain exiting the power saving state, the IG may generate a second interrupt and the device drivers or an operating system may use the second interrupt to stop the timer (final value). The power management unit may use the final and the first value to determine the actual residency time.

Abstract translation: 处理器可以确定处于省电状态的非核心域的实际驻留时间，并且基于实际驻留时间，处理器可以确定用于以下情况的最优省电状态（P状态）： 处理器。 响应于非核心域进入省电状态，中断发生器（IG）可以产生第一中断，并且设备驱动器或操作系统可以使用第一中断来启动定时器（第一值）。 响应于退出省电状态的非核心域，IG可以生成第二中断，并且设备驱动程序或操作系统可以使用第二中断来停止定时器（最终值）。 电源管理单元可以使用最终值和第一个值来确定实际的驻留时间。

公开(公告)号：WO2013051108A1

公开(公告)日：2013-04-11

申请号：PCT/JP2011/072848

申请日：2011-10-04

Applicant: トヨタ自動車株式会社 ,  仲田 勇人

Inventor： 仲田　勇人

IPC: F02D45/00 ,  G06F9/50

CPC classification number: F02D21/08 ,  F02D41/0047 ,  F02D41/26 ,  F02D2250/12 ,  G06F1/32 ,  G06F1/3243 ,  G06F1/3287 ,  G06F1/329 ,  G06F9/5094 ,  Y02D10/152 ,  Y02D10/171 ,  Y02D10/22 ,  Y02D10/24 ,  Y02T10/47

Abstract: 　複数のコアを有するマルチコアプロセッサを用いて演算処理を行う内燃機関において、内燃機関の演算負荷に応じた効率的な使用コア配分を行う。　複数のコアが搭載されたマルチコアプロセッサを有し、内燃機関の動作に関わる種々の演算を前記複数のコアにより並列に演算することが可能な内燃機関の制御装置であって、演算のタスクを複数のコアの少なくとも１つに割り当てて演算を行う演算手段と、内燃機関の排気系を流れるガスを吸気系へ還流させるＥＧＲ動作を制御するＥＧＲ手段と、ＥＧＲ動作が停止された場合に、停止前に比して演算手段に用いるコア数を減ずる制御手段と、を備える。演算手段は、ＥＧＲ動作に関連する特定の演算のタスクを１または複数の指定コアに割り当てる割り当て手段を含み、制御手段は、ＥＧＲ動作が停止された場合に、当該指定コアを停止させる。

Abstract translation: 一种使用具有多个核的多核处理器进行计算处理的内燃机，根据内燃机的计算负荷进行使用的核的有效分配。 一种内燃机的控制装置，其具有配备有多个芯的多芯处理器，并且能够使用所述多个芯并行地进行与所述内燃机的动作有关的各种计算，所述控制装置包括计算装置 用于将所述计算任务分配给所述多个核心中的至少一个并执行所述计算; EGR装置，用于控制流过所述内燃机的排气系统的循环气体的EGR操作到进气系统;以及控制装置 用于在EGR操作停止时减少由计算装置使用的核心数量，使得在停止之后使用的核心数量少于停止之前的核心数量。 计算装置包括用于将与EGR操作相关联的指定任务分配给一个或多个指定核心的分配装置，并且当EGR操作停止时，控制装置停止指定的核心。

公开(公告)号：WO2013050489A2

公开(公告)日：2013-04-11

申请号：PCT/EP2012/069644

申请日：2012-10-04

Applicant: ST-ERICSSON SA

Inventor： PIRES DOS REIS MOREIRA, Orlando Miguel

IPC: G06F1/32

CPC classification number: G06F1/324 ,  G06F1/329 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/24

Abstract: One or more tasks to be executed on one or more processors are formulated into a graph, with dependencies between the tasks defined as edges in the graph. In the case of a Radio Access Technology (RAT) application, the graph is iterative, whereby each task may be activated a number of times that may be unknown at compile time. A discrete number of allowable frequencies for processors while executing tasks are defined, and the power dissipation of the processors at those frequencies determined. A linear programming problem is then formulated and solved, which minimizes the overall power dissipation across all processors executing all tasks, subject to several constraints that guarantee complete and proper functionality. The switching of processors executing the tasks between operating points (frequency, voltage) may be controlled by embedding instructions into the tasks at design or compile time, or by a local supervisor monitoring execution of the tasks.

Abstract translation: 要在一个或多个处理器上执行的一个或多个任务被制定成图，其中任务之间的依赖性被定义为图中的边。 在无线电接入技术（RAT）应用的情况下，该图是迭代的，由此每个任务可以被激活多次，这在编译时可能是未知的。 定义执行任务时处理器允许频率的离散数量，并确定处理器在这些频率下的功耗。 然后，制定和解决了线性规划问题，从而最大程度地降低了执行所有任务的所有处理器的总体功耗，并受到保证完整和正确功能的若干限制。 在操作点（频率，电压）之间执行任务的处理器的切换可以通过在设计或编译时将任务嵌入到任务中，或者由监视执行任务的本地主管来控制。