公开(公告)号：WO2011063536A1

公开(公告)日：2011-06-03

申请号：PCT/CH2010/000289

申请日：2010-11-18

Applicant: KISTLER HOLDING AG ,  AMSTUTZ, Leo ,  NEFF, Kurt ,  OTTER, Daniel

Inventor： AMSTUTZ, Leo ,  NEFF, Kurt ,  OTTER, Daniel

IPC: H03F1/30 ,  H03F3/70 ,  H03K7/06 ,  G01L1/16

CPC classification number: H03F3/70 ,  G01L1/16 ,  G01L9/08 ,  H03F1/304

Abstract: Die Erfindung betrifft eine Ladungsverstärkerschaltung zum Wandeln von positiven und negativen von einem piezoelektrischen Messelement abgegebenen Ladungssignalen Q in ein digitales Signal D, welches dem jeweils aktuell vorherrschenden Messwert am Messelement proportional ist. Die Schaltung umfasst einen Ladungsverstärker V1 mit einem Ladungseingang und einem Spannungsausgang zum Wandeln der erfassten Ladung Q in eine Spannung U2, wobei dem Spannungsausgang des Ladungsverstärkers V1 eine Kompensationsschaltung K umfassend zwei Ausgänge nachgeschaltet ist und wobei der erste Ausgang mit dem Ladungseingang des Ladungsverstärkers V1 und der zweite Ausgang mit einem Zähler Z mit zwei Eingängen Z +, Z- verbunden ist. Die Kompensationsschaltung K kann einerseits eine der Spannung U2 proportionale Kompensationsladung Qk+ resp. Qk- erzeugen, welche zum Kompensieren des Eingangssignals Q über den ersten Ausgang zum Ladungseingang des Ladungsverstärkers V1 sendbar ist, und andererseits jeweils eine dem Betrag jeder erzeugten Kompensationsladung Qk+ resp. Qk- proportionale Anzahl Impulse P+, P- erzeugen. Diese Impulse sind über den zweiten Ausgang auf eine dem Vorzeichen der jeweiligen Kompensationsladung Qk+ resp. Qk- entgegen gesetzten Eingang Z-, Z+ des Zählers Z sendbar, wobei am Ausgang des Zählers Z das der Summe der vorgängig eingegangenen Ladungsquanten proportionale, gewünschte digitale Signal D zur Verfügung steht. Die Erfindung betrifft weiter ein Verfahren, welches auf einer solchen Schaltung durchgeführt wird.

Abstract translation: 本发明涉及一种电荷放大器电路，用于压电测量元件的电荷Q信号的正和负输出转换成成比例的在测量元件的分别当前盛行的测量值的数字信号D。 该电路包括具有充电输入和用于收集Q上的电荷转换成电压U2的电压输出，一个电荷放大器V1，其中电荷放大器V1的补偿电路ķ两个输出包括电压输出下游，并且其中连接到所述电荷放大器V1的负载输入端和第一输出 与两个输入Z +一个计数器Z第二输出，Z-连接。 一个的电压U2比例补偿Qk的电荷的+分别在一方面，补偿电路ķ。 生成QC，这是用于补偿通过第一输出到电荷放大器V1的负载输入端的输入信号Q可被发送，并且在另一方面每个产生的电荷补偿Qk的+ RESP中的相应的量。 脉冲的QC比例数P +，P-的农产品。 这些脉冲经由第二输出到相应的补偿Qk的电荷的符号分别+。 QC相对输入Z-，Z +计数器的Z可以被发送，其特征在于，可在计数器Z的输出比例，所需的数字信号是可用的电荷量子先前接收到D的总和。 本发明还涉及到在这种电路中进行的方法。

公开(公告)号：WO2011031003A2

公开(公告)日：2011-03-17

申请号：PCT/KR2010/004512

申请日：2010-07-12

Applicant: 연세대학교 산학협력단 ,  한건희 ,  채영철 ,  이인희 ,  이동명 ,  임승현 ,  천지민

Inventor： 한건희 ,  채영철 ,  이인희 ,  이동명 ,  임승현 ,  천지민

IPC: H03F3/70 ,  H03H19/00

CPC classification number: H03F3/005 ,  H03F3/211 ,  H03F3/45475 ,  H03F3/45928 ,  H03F2203/45512 ,  H03F2203/45514 ,  H03F2203/45534 ,  H03F2203/45631 ,  H03F2203/45644 ,  H03F2203/45724 ,  H03F2203/45726 ,  H03H19/004

Abstract: 본 발명에 따른 스위치드 커패시터 회로는: 초퍼 안정화 회로를 사용하여 옵셋을 제거하기 위한 반전 증폭기; 입력 단자와 상기 반전 증폭기 사이에 연결되는 샘플링 유닛; 및 상기 반전 증폭기에 병렬 연결되는 피드백 유닛을 포함한다

Abstract translation: 根据本发明的开关电容器电路包括：使用斩波稳定电路去除偏移的反相放大器; 采样单元，连接在输入端和反相放大器之间; 反馈单元并联到反相放大器。

公开(公告)号：WO01091303A2

公开(公告)日：2001-11-29

申请号：PCT/US2001/016259

申请日：2001-05-21

IPC: H03M1/66 ,  H03F3/70 ,  H03M1/80

CPC classification number: H03M1/804

Abstract: Systems, methods, and integrated circuits employ switch capacitor technology for digital to analog conversion. In one embodiment a DAC receives a multi-bit digital signal. The DAC has a switch capacitor network with a plurality of sub DACs. Each of the sub DACs receives an associated bit of the multi-bit digital signal. The capacitance within each of the sub DACs receives an amount of charge in response to the associate bit. At least two of the sub DACs share charge with one another, and the network outputs at least one analog signal indicative of a sum of values of each bit in the multi-bit digital signal.

Abstract translation: 系统，方法和集成电路采用开关电容技术进行数模转换。 在一个实施例中，DAC接收多位数字信号。 DAC具有具有多个子DAC的开关电容器网络。 每个子DAC接收多位数字信号的关联位。 每个子DAC内的电容响应于关联位而接收一定量的电荷。 至少两个子DAC彼此共享电荷，并且网络输出表示多位数字信号中每个位的值的和的至少一个模拟信号。

公开(公告)号：WO2023026350A1

公开(公告)日：2023-03-02

申请号：PCT/JP2021/030934

申请日：2021-08-24

Applicant: ALPS ALPINE CO., LTD.

Inventor： VINCENT, Paul ,  QUIST, Brent

IPC: H03H19/00 ,  H03M1/12 ,  H03K17/00 ,  H03K17/955 ,  H03F3/70

Abstract: A switched capacitor circuit for a capacitive sensor system includes an amplifier having a first input terminal, a second input terminal, and an output coupled to the second input terminal. The first input terminal is a non-inversion input terminal and the second input terminal is an inversion input terminal. The switched capacitor circuit further includes a first capacitor, a first switch configured to selectively couple the first capacitor to an input voltage to charge the first capacitor, a second switch configured to selectively couple the first capacitor to the first input terminal, a second capacitor, a third switch configured to selectively couple the second capacitor to the first input terminal, and a fourth switch configured to selectively couple the second capacitor to the output of the amplifier.

公开(公告)号：WO2021205962A1

公开(公告)日：2021-10-14

申请号：PCT/JP2021/013950

申请日：2021-03-31

Applicant: ミネベアミツミ株式会社

Inventor： 坂東　孝彦 ,  中島　平裕 ,  梅貝　俊平 ,  井上　文裕

IPC: H03M1/74 ,  H03F3/217 ,  H03F3/34 ,  H03F3/45 ,  H03F3/70

Abstract: 集積回路は、アナログ信号を増幅する増幅器と、増幅器の前段に設けられ、増幅器によって増幅される前のアナログ信号のオフセット量を調整するオフセット調整回路とを備える。

公开(公告)号：WO2021038390A1

公开(公告)日：2021-03-04

申请号：PCT/IB2020/057814

申请日：2020-08-20

Applicant: 株式会社半導体エネルギー研究所

Inventor： 高橋圭 ,  池田隆之

IPC: H03F1/26 ,  H03F3/34 ,  H03F3/38 ,  H03F3/45 ,  H03F3/70

Abstract: アンプを有し、その精度を向上させた半導体装置を提供する。 半導体装置は、スイッチ、容量、チョッピング回路、及びアンプを有する。アンプは、非反転入力端子、反転入力端子、反転出力端子、及び非反転出力端子を有し、半導体装置は、スイッチと容量を用いて、第一の期間に入力された第一の電位及び第二の電位をサンプリング、及び保持する機能を有する。チョッピング回路は、アンプの入力端子側と出力端子側のそれぞれに設けられ、第一の電位及び第二の電位は、第二の期間において、それぞれ非反転入力端子及び反転入力端子のどちらかに入力される。第三の期間において、第一の電位及び第二の電位は、非反転入力端子及び反転入力端子のうち第二の期間とは異なる入力端子に入力される。反転出力端子と非反転出力端子に対しても同様に、第二の期間と第三の期間においてチョッピング回路による入れ替えが行われ、半導体装置から出力される。

公开(公告)号：WO2020260753A1

公开(公告)日：2020-12-30

申请号：PCT/FI2020/050405

申请日：2020-06-10

Applicant: OXFORD INSTRUMENTS TECHNOLOGIES OY

Inventor： RANTALA, Arto ,  ANDERSSON, Hans

IPC: H03F3/70

Abstract: In accordance with an example embodiment, a preamplifier circuit is provided, the preamplifier circuit comprising an amplifier arranged in a first current path between an input node and an output node of the preamplifier circuit; a feedback capacitor arranged in a second current path between said input node and said output node; a feedback circuit having an adjustable transfer function arranged in a third current path between said input node and said output node; a reset switch arranged in said third current path to enable selectively coupling the output of the feedback circuit to the input of the amplifier and decoupling the output of the feedback circuit from the input of the amplifier; and a loop controller arranged to selectively, in dependence of a voltage in the preamplifier circuit, one of open the reset switch to set the preamplifier circuit in a normal operating mode and close the reset switch to set the preamplifier circuit in a reset mode, wherein the loop controller is arranged to adjust the transfer function of the feedback circuit at least in part in dependence of the current operating mode of the preamplifier circuit.

公开(公告)号：WO2020090519A1

公开(公告)日：2020-05-07

申请号：PCT/JP2019/041059

申请日：2019-10-18

Applicant: 日本電信電話株式会社

Inventor： 田仲　顕至 ,  三浦　直樹 ,  福山　裕之 ,  野坂　秀之

IPC: H03F3/70 ,  H03F1/34 ,  H03F1/42 ,  H03F3/195

Abstract: 基板１の異なる配線層Ｓ１，Ｓ２に、平面視で少なくともその一部が重なるように、負帰還インダクタＬｃとゲートインダクタＬｂを形成する。下層の配線層Ｓ１の厚みが薄く、上層の配線層Ｓ２の厚みが厚い場合、負帰還インダクタＬｃを厚みの薄い下層の配線層Ｓ１に形成する。これによって、省面積化を実現する。

公开(公告)号：WO2019166465A1

公开(公告)日：2019-09-06

申请号：PCT/EP2019/054805

申请日：2019-02-27

Applicant: ULIS

Inventor： PETIGNY, Roger ,  ROBERT, Patrick

IPC: H03F3/00 ,  H03F1/08 ,  H03F3/185 ,  H03F3/70 ,  H03F3/45 ,  G01J5/20 ,  H03M1/52 ,  H03M1/18

Abstract: Ce dispositif (100a) d'intégration d'un courant électrique ( I ) reçu sur un nœud d'intégration ( E ) comporte : - un amplificateur opérationnel (62); - un condensateur d'intégration (64); - un circuit de modification (105a) d'une tension de sortie ( V OUT ) de l'amplificateur opérationnel réalisé par un circuit de transfert de charges configuré pour être connecté sur ledit nœud d'intégration et transférer des charges dans ledit condensateur d'intégration; - un circuit de comparaison (74) configuré pour déclencher ledit circuit de modification au moins une fois pendant ladite durée d'intégration ( T int ); et - un circuit de mémorisation configuré pour mémoriser ledit nombre de déclenchements survenus pendant ladite durée d'intégration. Le courant électrique reçu est calculé en fonction de ladite tension de sortie ainsi que dudit nombre de déclenchements multiplié par ladite modification de ladite tension de sortie induite par ledit circuit de modification.

公开(公告)号：WO2019081422A1

公开(公告)日：2019-05-02

申请号：PCT/EP2018/078878

申请日：2018-10-22

Applicant: AMS INTERNATIONAL AG

Inventor： STEINER, Matthias ,  FRÖHLICH, Thomas

IPC: H03F1/34 ,  H03F3/181 ,  H03F3/45 ,  H03F3/70 ,  H03M3/00 ,  H03M1/78

CPC classification number: H03M3/464 ,  H03F1/34 ,  H03F3/181 ,  H03F3/45475 ,  H03F3/45941 ,  H03F3/70 ,  H03F2200/03 ,  H03F2200/129 ,  H03F2200/144 ,  H03M1/785 ,  H04R19/005 ,  H04R19/04 ,  H04R2410/03

Abstract: A sensor arrangement comprises a sensor (1) having a first terminal (3) and a second terminal (5), and an amplifier (9) having an amplifier input (11) for applying an input signal and an amplifier output (13) for providing an amplified input signal, the amplifier input (11) being coupled to the second terminal (5). The sensor arrangement further comprises a quantizer (25) having a quantizer input and a quantizer output being suitable for providing a multi-level output signal on the basis of the amplified input signal and a feedback circuit having a feedback circuit input coupled to the quantizer output and a feedback circuit output (HVBIAS) coupled to the first terminal (3). The feedback circuit comprises an digital-to-analog converter (27, 29) being suitable for generating an analog signal on the basis of the multi-level output signal, the analog signal being the basis of a feedback signal provided at the feedback circuit output (HVBIAS). The feedback circuit further comprises a feedback capacitor (31) that is coupled between the feedback circuit output (HVBIAS) and an output of the digital-to-analog converter (27, 29), and a voltage source (35) coupled to the feedback circuit output (HVBIAS).