電子機器用筐体構造
    1.
    发明申请
    電子機器用筐体構造 审中-公开
    电子设备案例结构

    公开(公告)号:WO2014142164A1

    公开(公告)日:2014-09-18

    申请号:PCT/JP2014/056471

    申请日:2014-03-12

    Inventor: 中野 秀樹

    Abstract: 【課題】電子機器用ユニット内に保持された電子機器から発生する振動がユニット用筐体に伝播することによる騒音発生を抑制する電子機器用筐体構造を提供する。 【解決手段】電子機器用筐体構造10は、内部に振動発生源となる電子機器35を保持した電子機器用ユニット30を着脱可能に装着するユニット用筐体11を備えて構成され、このユニット用筐体11に、電子機器用ユニット30の着脱時に当該電子機器用ユニット30をガイドしかつ支持する回転自在なローラ部材19からなるユニット支持機構18を設け、ローラ部材19が弾性材料からなる防振部材で構成されている。

    Abstract translation: 提供一种电子设备外壳结构,其抑制由传播到单元壳体的电子设备单元内的电子设备产生的振动引起的噪声产生。 [解决方案]一种电子设备壳体结构(10),其具有可拆卸地安装在其中保持电子设备(35)的电子设备单元(30)的单元壳体(11),所述电子设备(35)是振动产生源 。 单元壳体(11)设置有单元支撑机构(18),其包括当电子设备单元(30)被附接或拆卸时引导和支撑电子设备单元(30)的可旋转滚子构件(19)。 辊构件(19)由包括弹性材料的防振构件构成。

    空冷式筐体
    2.
    发明申请
    空冷式筐体 审中-公开
    空气冷却箱

    公开(公告)号:WO2013161617A1

    公开(公告)日:2013-10-31

    申请号:PCT/JP2013/061237

    申请日:2013-04-16

    Inventor: 堀内 久

    CPC classification number: H05K7/20136 H05K7/20618

    Abstract: 自然冷却時及び強制冷却時のそれぞれ冷却風の流れを自動的に設定可能な空冷式筐体を提供する。空冷式筐体(10)は、天面(20)及び対向する側面(21、22)を含む複数の面によって囲まれた空間に、発熱体(50)及び冷却ファン(60)を収容する。そして、空冷式筐体(10)は、天面(20)に形成された天面通気口(30)と、側面(21、22)に形成された側面通気口(31、32)と、天面通気口(30)に設けられ天面通気口(30)を開閉するシャッタ(40)とを備えている。

    Abstract translation: 提供了一种在自然冷却期间和在强制冷却期间自动设定冷却空气流的风冷箱。 在由包括顶面(20)和相互面对的侧面(21,22)的多个表面围绕的空间中,风冷箱(10)包含加热元件(50)和冷却风扇(60)。 风冷箱(10)设置有形成在上表面(20)中的顶面通风开口(30),形成在侧面(21,22)中的侧面通气口(31,32)和 设置在上表面通气口(30)内并开闭顶板通风口(30)的挡板(40)。

    メモリコントローラ及びメモリ制御方法
    3.
    发明申请
    メモリコントローラ及びメモリ制御方法 审中-公开
    存储控制器和存储器控制方法

    公开(公告)号:WO2013035223A1

    公开(公告)日:2013-03-14

    申请号:PCT/JP2012/003478

    申请日:2012-05-28

    Inventor: 小田 稔

    CPC classification number: G11C7/1072 G06F13/1689

    Abstract:  ライトレベリング時において、初期化時間が長くなることを回避するために、ライトレベリング制御部(250)は、DQS制御部(242)とDQ制御部(244)の遅延量を、まず、1クロックサイクル未満の範囲内で調整する。そして、夫々のSDRAM(282)に対して、期待値データ列のライト後にリードを行って得たリードデータ列と期待値データ列とを比較し、比較結果に応じて、DQS制御部(242)とDQ制御部(244)の遅延量を、クロックサイクル単位で調整する。上記ライト時に、DQS制御部(242)が規格により定められたバースト長より「2×M」クロックサイクル長い(M:1以上の整数)データストローブ信号(DQS)を出力し、DQ制御部(244)が上記バースト長に合致する個数の期待値データ列の前後にM個ずつデータを加えて出力するように制御する。

    Abstract translation: 在本发明中,为了避免延长初始化时间,为了避免延长初始化时间,在进行写入均衡时,写入均衡控制部(250)将DQS控制部(242)和DQ控制部(244)的延迟量调整为 首先在不到一个时钟周期的范围内。 然后,对于每个SDRAM(282),通过在预期值数据行的写入之后执行读取而获取的读取数据行与预期值数据行进行比较,并且根据比较结果,延迟量 DQS控制单元(242)和DQ控制单元(244)以时钟周期为单位进行调整。 在上述写入时间,执行控制,使得DQS控制单元(242)输出比突发脉冲更长的2×M个时钟周期(M:大于或等于1的整数)的数据选通信号(DQS) 根据规格定义的长度,并且DQ控制单元(244)在与上述突发长度匹配的预期值数据行的单元数量之前和之后增加每个数据的M个单元,以输出数据。

    マルチプロセッサシステムおよびメモリアクセス処理方法
    4.
    发明申请
    マルチプロセッサシステムおよびメモリアクセス処理方法 审中-公开
    多处理器系统和内存访问处理方法

    公开(公告)号:WO2006004196A1

    公开(公告)日:2006-01-12

    申请号:PCT/JP2005/012631

    申请日:2005-07-01

    CPC classification number: G06F13/385 G06F12/0808

    Abstract: 入出力コントローラはライトメッセージを受けたときに、該当するデータをメモリに保持するホームプロセッサノードに書き込み要求メッセージを発行する。書き込み要求メッセージを受け取ったプロセッサノードのメモリコントローラは、ディレクトリに格納された該当するデータの状態に基づいて一貫性処理を行い、該書き込み要求メッセージを発行した入出力コントローラに書込み許可メッセージが届くように制御する。書込み許可メッセージを受け取った入出力ノードの入出力コントローラは、ライトメッセージとして更新メッセージをホームプロセッサノードに発行する。更新メッセージを受け取ったプロセッサノードのメモリコントローラは、主記憶部のデータを更新する。上記処理で、入出力コントローラは、入出力デバイスから複数のライトメッセージを受け取ったときに、先行するライトメッセージの進捗にかかわりなく書き込み要求メッセージを発行し、先行するライトのライトメッセージ発行が行われた後にライトメッセージを発行する。

    Abstract translation: 当接收到写入消息时,I / O控制器向存储器中保存相应数据的家庭处理器节点发出写入请求消息。 已经接收到写请求消息的处理器节点的存储器控​​制器,基于存储在目录中,作为写许可消息对应的数据的状态的一致性的处理到达的发出的写入请求消息输出控制器 控制。 在接收到写入许可消息时,输入/输出节点的输入/输出控制器向家庭处理器节点发出更新消息作为写入消息。 在接收到更新消息时,处理器节点的存储器控​​制器更新主存储器中的数据。 在这个过程中,输入 - 输出控制器,从所述输入和输出装置,前述问题没有写请求消息涉及前述的写入的写信息写消息发行进度接收多个写消息的当执行 我会稍后发出写信息。

Patent Agency Ranking