公开(公告)号：WO2007083525A1

公开(公告)日：2007-07-26

申请号：PCT/JP2007/000025

申请日：2007-01-22

Applicant: ローム株式会社 ,  江角淳 ,  李凱

Inventor： 江角淳 ,  李凱

IPC: G11B20/14 ,  G11B5/09 ,  G11B20/10

CPC classification number: G11B20/1426 ,  G11B20/10009 ,  G11B20/10027 ,  G11B20/10055 ,  G11B2220/2516 ,  H03M5/145

Abstract: 　本発明は、より少ない回路規模で、ランレングス制限を満たしつつ、ＤＣフリー特性を向上することを総括的な目的とする。本発明に係るＲＬＬ／ＤＣフリー符号化部３０３は、第１ＲＬＬ符号化部６０と、第１信号処理部６２と、第２ＲＬＬ符号化部６４と、直流成分除去符号化部６６とを含む。第１ＲＬＬ符号化部６０は、スクランブラ３０２から出力されたデジタル信号系列をランレングス制限符号化することによって、第１符号化系列を生成する。第１信号処理部６２は、スクランブラ３０２から出力されたデジタル信号系列に含まれる複数のビットの個数を変えずに、デジタル信号系列に対し、所定の信号処理を実行する。第２ＲＬＬ符号化部６４は、第１信号処理部６２から出力された信号処理部によって所定の信号処理が実行されたデジタル信号系列をランレングス制限符号化することによって、第２符号化系列を生成する。

Abstract translation: 通常意图是在更小的电路规模的同时，在满足游程长度限制的情况下改善无DC特性。 RLL / DC无编码单元（303）包括第一RLL编码单元（60），第一信号处理单元（62），第二RLL编码单元（64）和DC分量消除编码单元（66）。 第一RLL编码单元（60）对从加扰器（302）输出的数字信号序列进行游程长度限制编码，从而产生第一编码序列。 第一信号处理单元（62）对数字信号序列执行预定的信号处理，而不改变从加扰器（302）输出的数字信号序列中包含的位数。 第二RLL编码单元（64）对由信号处理单元进行预定信号处理并从第一信号处理单元（62）输出的数字信号序列进行游程长度限制编码，由此 以产生第二编码序列。