中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

175 records (took 0.021 seconds)

    CIRCUIT ARRANGEMENT, DEVICE AND METHOD FOR 5B/6B CODING
    1.
    发明申请
    CIRCUIT ARRANGEMENT, DEVICE AND METHOD FOR 5B/6B CODING 审中-公开
    电路装置和方法5B / 6B CODING

    公开(公告)号：WO2013174378A3

    公开(公告)日：2014-01-16

    申请号：PCT/DE2013200017

    申请日：2013-05-27

    Applicant: SILICON LINE GMBH

    Inventor： JANSEN FLORIAN

    IPC: H03M5/14 ,  H04L25/49

    CPC classification number: H03M5/145 ,  H03K19/20 ,  H04L25/4908

    Abstract: The invention concerns a circuit arrangement which is intended for five bit/six bit (= 5b/6b) coding and decoding, an associated coding device and corresponding methods by means of which a high coded data transfer rate can be attained. The circuit arrangement (Z) determines from the five bits of the input data word (A, B, C, D, E) information about the number of the "1" values (l1-, I2,I3, I4+) occurring therein.

    Abstract translation: 利用本发明，对于五比特/六比特（= 5B / 6B）编码和 - 提出的解码具体的电路布置（Z），相关联的编码装置中，并且通过该可达到编码数据的高通量率相应的方法。 从输入数据字的5个比特他存在的（A，B，C，D，E）有关该号码的信息是 “1” 的值（L1，I2，I3，I4 +）测定所述的电路装置（Z）被确定。

    SCHALTUNGSANORDNUNG UND VERFAHREN ZUM KODIEREN UND/ODER DEKODIEREN
    2.
    发明申请
    SCHALTUNGSANORDNUNG UND VERFAHREN ZUM KODIEREN UND/ODER DEKODIEREN 审中-公开
    电路及方法代码和/或解码

    公开(公告)号：WO2013023658A2

    公开(公告)日：2013-02-21

    申请号：PCT/DE2012/200056

    申请日：2012-08-16

    Applicant: SILICON LINE GMBH ,  GROEPL, Martin ,  SUTTORP, Thomas ,  JANSEN, Florian

    Inventor： GROEPL, Martin ,  SUTTORP, Thomas ,  JANSEN, Florian

    CPC classification number: H04N19/176 ,  H03M5/145 ,  H04N19/42

    Abstract: Um eine zum Kodieren und/oder Dekodieren eines Datenstroms, insbesondere aus bis zu 24Bit breiten R[ot]G[rün]B[lau]-Videosignalen, vorgesehene Schaltungsanordnung (100) sowie ein entsprechendes Verfahren so weiterzuentwickeln, dass eine effiziente, insbesondere möglichst overheadarme, DC-balancierte Kodierung und/oder Dekodierung möglich ist, werden/wird - mindestens ein Kodierer (10) -- mit fünf parallel zueinander angeordneten 5b/6b-Kodierblöcken (20) und -- mit einem parallel zu den 5b/6b-Kodierblöcken (20) angeordneten 2b/2b-Kodierblock (30) und/oder - mindestens ein Dekodierer (60) -- mit fünf parallel zueinander angeordneten 6b/5b-Dekodierblöcken (70) und -- mit einem parallel zu den 6b/5b-Dekodierblöcken (70) angeordneten 2b/2b-Dekodierblock (80) vorgeschlagen.

    Abstract translation: 为了进一步开发一种用于编码和/或解码的数据流，特别是多达24位宽 - [R [OT; G（绿）B [鎏]，提供了一种电路（100）和相应的方法，该方法的有效的视频信号，特别是作为可能 开销低，直流平衡编码和/或解码是可能的，是/是 - 至少一个编码器（10）， - 具有五个相互平行的5B / 6B-Kodierblöcken（20），以及 - 用平行于图5b / 6b的 Kodierblöcken（20），其布置图2b / 2b的编码块（30）和/或 - 至少一个解码器（60） - 五相互平行6B / 5BDekodierblöcken（70），以及 - 用平行于图6b / 5B Dekodierblöcken（70），其布置图2b / 2b的解码器块（80）的建议。

    带保护字的二维游程长度受限约束的编解码器及使用方法
    3.
    发明申请
    带保护字的二维游程长度受限约束的编解码器及使用方法 审中-公开

    公开(公告)号：WO2012163070A1

    公开(公告)日：2012-12-06

    申请号：PCT/CN2011/084322

    申请日：2011-12-21

    Applicant: 武汉纺织大学 ,  刘继斌

    Inventor： 刘继斌

    IPC: G11B27/031

    CPC classification number: H03M5/145 ,  H03M7/46

    Abstract: 本发明提供了一种带保护字的二维游程长度受限约束的编解码器及其使用方法，该编解码器包括编码器和解码器，所述编码器包括：数据缓冲及分组模块、二维码字生成模块、二维字单元页构造模块、二维码字写入阵列模块、保护字填充模块，上述五个模块依次连接，最后通过其中的保护字填充模块输出给二维数据记录装置；所述解码器包括：二维数据缓冲模块、二维字单元页构造模块、一维数据字译码模块、一维数据流组装模块，上述五个模块依次连接，最后通过其中的一维数据流组装模块输出。本发明的编解码方法和装置能解决由"0"和"1"构成的二维数据阵列在两个方向上均满足（1，3）RLL约束的二维（1，3）RLL的技术问题。

    データ転送方法、コード変換回路及び装置
    4.
    发明申请
    データ転送方法、コード変換回路及び装置 审中-公开
    数据传输方法，代码转换电路和设备

    公开(公告)号：WO2010146714A1

    公开(公告)日：2010-12-23

    申请号：PCT/JP2009/061234

    申请日：2009-06-19

    Applicant: 富士通株式会社 ,  岡田 誠之

    Inventor： 岡田　誠之

    IPC: H03M7/14 ,  G06F13/38

    CPC classification number: H03M5/145

    Abstract: 　データ転送方法において、ビット幅Ｍ（Ｍは３以上の自然数）のデータキャラクタとビット幅Ｎ（Ｎは１以上の自然数）の制御キャラクタを多重化すると共に、反転型シンボルコードであるか否かを示す反転制御ビットを付加してＭ＋１又はＮ＋３の何れか大きい方のビット幅を有するシンボルコードを生成し、前記シンボルコードをパラレルデータからシリアルデータに変換して伝送路へ出力することでデータ転送を行い、前記シンボルコードの生成は、制御キャラクタ有効信号及び前記データキャラクタに含まれる所定論理値の数を示す所定極性のディスパリティ値に基づいて転送データを決定するようにする。

    Abstract translation: 在数据传送方法中，位宽M（M是不小于3的自然数）的数据字符与位宽N（N是不小于1的自然数）的控制字符复用。 然后，指示是否添加反向类型符号代码以产生具有较大的位宽度M + 1或N + 3的符号代码的反向控制位。 符号代码从并行数据转换为串行数据，并输出到传输路径进行数据传输。 生成符号代码，以便根据控制字符有效信号和指定包含数据字符的预定逻辑值的数量的预定极性的视差值来确定传送数据。

    METHOD FOR TURBO EQUALIZATION OF ZARRAY CODED WORDS
    5.
    发明申请
    METHOD FOR TURBO EQUALIZATION OF ZARRAY CODED WORDS 审中-公开
    ZARRAY编码字的涡轮均衡方法

    公开(公告)号：WO2010066778A1

    公开(公告)日：2010-06-17

    申请号：PCT/EP2009/066708

    申请日：2009-12-09

    Applicant: THOMSON LICENSING ,  THEIS, Oliver ,  CHEN, Xiao-Ming

    Inventor： THEIS, Oliver ,  CHEN, Xiao-Ming

    IPC: H03M13/11 ,  H03M13/27 ,  H03M13/29

    CPC classification number: H03M13/1102 ,  H03M5/145 ,  H03M13/2707 ,  H03M13/2957 ,  H03M13/2975 ,  H03M13/3753 ,  H03M13/6331 ,  H03M13/6343

    Abstract: For turbo equalization decoding of received binary words that were zArray coded, the invention proposes a method comprising super trellis code block detecting (401) and LDPC code block decoding (403). For decreasing the bit error rate in the presence of colored noise while minimizing the number of iterations, block interleaving is used, and within the step of LDPC code block decoding (403) a success flag (d) for every codeword is set (409) if the estimated codeword remains unchanged in an iteration, and LDPC code word decoding (408) is skipped (413, 412, 415) if the success flag (d) of the codeword is set (413).

    Abstract translation: 对于采用zArray编码的接收二进制字进行turbo均衡解码，本发明提出了一种包括超格式码块检测（401）和LDPC码块解码（403）的方法。 为了在有色噪声的存在下降低误码率，同时最小化迭代次数，使用块交织，并且在LDPC码块解码（403）的步骤内，设置每个码字的成功标志（d）（409） 如果所估计的码字在迭代中保持不变，并且如果码字的成功标志（d）被设置（413），则LDPC码字解码（408）被跳过（413,412,415）。

    符号化装置、復号装置、振幅調整装置、記録情報読取装置、信号処理装置および記憶システム
    8.
    发明申请
    符号化装置、復号装置、振幅調整装置、記録情報読取装置、信号処理装置および記憶システム 审中-公开
    编码装置，解码装置，放大器调整装置，记录信息读取装置，信号处理装置和存储系统

    公开(公告)号：WO2007083525A1

    公开(公告)日：2007-07-26

    申请号：PCT/JP2007/000025

    申请日：2007-01-22

    Applicant: ローム株式会社 ,  江角淳 ,  李凱

    Inventor： 江角淳 ,  李凱

    IPC: G11B20/14 ,  G11B5/09 ,  G11B20/10

    CPC classification number: G11B20/1426 ,  G11B20/10009 ,  G11B20/10027 ,  G11B20/10055 ,  G11B2220/2516 ,  H03M5/145

    Abstract: 　本発明は、より少ない回路規模で、ランレングス制限を満たしつつ、ＤＣフリー特性を向上することを総括的な目的とする。本発明に係るＲＬＬ／ＤＣフリー符号化部３０３は、第１ＲＬＬ符号化部６０と、第１信号処理部６２と、第２ＲＬＬ符号化部６４と、直流成分除去符号化部６６とを含む。第１ＲＬＬ符号化部６０は、スクランブラ３０２から出力されたデジタル信号系列をランレングス制限符号化することによって、第１符号化系列を生成する。第１信号処理部６２は、スクランブラ３０２から出力されたデジタル信号系列に含まれる複数のビットの個数を変えずに、デジタル信号系列に対し、所定の信号処理を実行する。第２ＲＬＬ符号化部６４は、第１信号処理部６２から出力された信号処理部によって所定の信号処理が実行されたデジタル信号系列をランレングス制限符号化することによって、第２符号化系列を生成する。

    Abstract translation: 通常意图是在更小的电路规模的同时，在满足游程长度限制的情况下改善无DC特性。 RLL / DC无编码单元（303）包括第一RLL编码单元（60），第一信号处理单元（62），第二RLL编码单元（64）和DC分量消除编码单元（66）。 第一RLL编码单元（60）对从加扰器（302）输出的数字信号序列进行游程长度限制编码，从而产生第一编码序列。 第一信号处理单元（62）对数字信号序列执行预定的信号处理，而不改变从加扰器（302）输出的数字信号序列中包含的位数。 第二RLL编码单元（64）对由信号处理单元进行预定信号处理并从第一信号处理单元（62）输出的数字信号序列进行游程长度限制编码，由此 以产生第二编码序列。

Patent Agency Ranking