公开(公告)号：WO1982002793A1

公开(公告)日：1982-08-19

申请号：PCT/US1981000137

申请日：1981-02-02

申请人： MOSTEK CORP ,  OTOOLE JAMES E ,  PROEBSTING ROBERT J

发明人： MOSTEK CORP

IPC分类号： G11C11/40

CPC分类号： G11C29/835 ,  G11C29/44

摘要： Test circuit (10) for a semiconductor memory. The semiconductor memory includes a redundant decoder (70) for receiving memory address signals (66, 68) which is connected to a redundant circuit element via a signal line (72). The redundant decoder (70) can be programmed in accordance with the address of a defective circuit element, such that when the decoder (70) is addressed by the memory address signals (66, 68) the decoder (70) selects a predetermined redundant circuit element. The test circuit (10) generates an output signal (14) indicating that the circuit element selected by the decoder (70) is a redundant circuit element. The output signal (14) is applied to an indicator circuit (16) which is enabled in a test mode by an abnormal condition detector (26). The output (18) of indicator circuit (16) is applied to an external pin (20).

摘要翻译： 用于半导体存储器的测试电路（10）。 半导体存储器包括用于经由信号线（72）连接到冗余电路元件的存储器地址信号（66,68）的冗余解码器（70）。 可以根据故障电路元件的地址对冗余解码器（70）进行编程，使得当解码器（70）由存储器地址信号（66,68）寻址时，解码器（70）选择预定的冗余电路 元件。 测试电路（10）产生指示由解码器（70）选择的电路元件是冗余电路元件的输出信号（14）。 输出信号（14）被施加到由异常状态检测器（26）在测试模式中使能的指示器电路（16）。 指示电路（16）的输出（18）被施加到外部引脚（20）。

公开(公告)号：WO1982002792A1

公开(公告)日：1982-08-19

申请号：PCT/US1981000136

申请日：1981-02-02

申请人： MOSTEK CORP ,  OTOOLE JAMES E ,  PROEBSTING ROBERT J

发明人： MOSTEK CORP

IPC分类号： G11C11/40

CPC分类号： G11C29/50 ,  G06F2201/81

摘要： A margin test circuit (10) is provided for a semiconductor memory circuit having a plurality of memory cells (16). Each of the memory cells (16) in one row of cells (16) are interconnected to a word line (14). The margin test circuit (10) further includes a row decoder/driver (12) which receives a variable voltage (V u *) for changing the signal level stored within a memory cell (16) to thereby determine the marginal voltage level at which the memory cell (16) will maintain storage of a signal level. The variable voltage (V u *) is the semiconductor memory circuit main supply source (V u) in normal operation but can be forced to a different voltage during the margin test.

摘要翻译： 为具有多个存储单元（16）的半导体存储器电路提供了裕量测试电路（10）。 一行单元（16）中的每个存储单元（16）互连到字线（14）。 边缘检验电路（10）还包括行解码器/驱动器（12），其接收用于改变存储在存储单元（16）内的信号电平的可变电压（V uC> u *），从而确定边际电压电平 存储单元（16）将保持信号电平的存储。 可变电压（V ucc> u *）是正常操作中的半导体存储器电路主电源（V ucc> u），但是在裕量测试期间可以被强制为不同的电压。