公开(公告)号：WO2017166842A1

公开(公告)日：2017-10-05

申请号：PCT/CN2016/107914

申请日：2016-11-30

申请人： SHENZHEN XINGMEM TECHNOLOGY CORPORATION

发明人： LIU, Bo

IPC分类号： G06F12/00

CPC分类号： G11C11/40615 ,  G11C7/1006 ,  G11C8/18 ,  G11C11/406 ,  G11C11/40603 ,  G11C11/40618 ,  G11C11/4074 ,  G11C11/4076 ,  G11C11/4096 ,  G11C29/02 ,  G11C29/44 ,  G11C2211/4062

摘要： A dynamic random access memory (DRAM) with code bit and self-refresh operation is disclosed. In one particular exemplary embodiment, at least one code bit is appended to N bits of user data to form a new code data. The user data are stored in a plurality of user data sub-arrays and code bit is stored in code bit sub-array respectively. Each sub-array stores at least one bit per user-specified row and column address. Each sub-array is independently controlled in either refresh operation or user operation. Refresh operation works on at least one sub-array at a time out of a plurality of sub-arrays. User operations work on other sub-arrays out of a plurality of sub-arrays. The code bit is used by an error detection and correction circuit to detect error and correct the bit error according to the address of the refreshing sub-array. User read operation and internal refresh operation can work concurrently.

摘要翻译： 公开了一种具有码位和自刷新操作的动态随机存取存储器（DRAM）。 在一个特定的示例性实施例中，至少一个码位被附加到N位用户数据以形成新的码数据。 用户数据存储在多个用户数据子数组中，并且码位分别存储在码位子数组中。 每个子阵列至少为用户指定的行和列地址存储一位数据。 每个子阵列在刷新操作或用户操作中都是独立控制的。 刷新操作一次对多个子阵列中的至少一个子阵列起作用。 用户操作在多个子阵列中的其他子阵列上工作。 错误检测和纠正电路使用码位来检测错误，并根据刷新子阵列的地址纠正位错误。 用户读取操作和内部刷新操作可以同时工作。

公开(公告)号：WO2017147497A1

公开(公告)日：2017-08-31

申请号：PCT/US2017/019459

申请日：2017-02-24

申请人： MICROSOFT TECHNOLOGY LICENSING, LLC

发明人： GOTTSCHO, Mark W. ,  SHOAIB, Mohammed ,  GOVINDAN, Sriram ,  SANTANIELLO, Mark ,  SHARMA, Bikash ,  ANDREWARTHA, J. Michael ,  LIU, Jie ,  KHESSIB, Badriddine

IPC分类号： G06F12/06 ,  G06F11/34 ,  H04L29/08 ,  G06F9/50 ,  G06F3/06

CPC分类号： G11C29/38 ,  G06F9/5016 ,  G06F11/3037 ,  G06F11/34 ,  G06F11/3419 ,  G06F11/3428 ,  G06F11/3433 ,  G06F12/0646 ,  G06F12/0692 ,  G11C29/44

摘要： Technology relating to tuning for operating memory devices is disclosed. The technology includes a computing device that selectively configures operating parameters for at least one operating memory device based at least in part of performance characteristics for an application or other workload that the computing device has been requested to execute. This technology may be implemented, at least in part, in the firmware via a Basic Input/Output System (BIOS) or Unified Extensible Firmware Interface (UEFI) of the computing device. Further, this technology may be employed by a computing device that is executing workloads on behalf of a distributed computing system, e.g., in a data center. Such data centers may include, for example, thousands of computing devices and even more operating memory devices.

摘要翻译： 公开了与调整操作存储器设备有关的技术。 该技术包括计算设备，该计算设备至少部分地基于应用或该计算设备已经被请求执行的其他工作负载的性能特征来选择性地配置至少一个操作存储设备的操作参数。 该技术可以至少部分地通过计算设备的基本输入/输出系统（BIOS）或统一可扩展固件接口（UEFI）在固件中实现。 此外，该技术可以由代表分布式计算系统（例如，在数据中心中）执行工作负载的计算设备采用。 这样的数据中心可以包括例如数千个计算设备和甚至更多的操作存储设备。

公开(公告)号：WO2017048377A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/044703

申请日：2016-07-29

申请人： QUALCOMM INCORPORATED

发明人： SHIN, Hyunsuk ,  KIM, Jung Pill ,  KIM, Sungryul

IPC分类号： G11C29/00 ,  G11C7/20 ,  G11C11/16 ,  G06F12/02

CPC分类号： G11C29/76 ,  G06F12/0238 ,  G06F2212/7207 ,  G06F2212/7209 ,  G11C7/20 ,  G11C11/1653 ,  G11C29/44 ,  G11C29/789 ,  G11C29/808 ,  G11C29/82 ,  G11C29/84

摘要： A device includes a redundant region of a magnetoresistive random access memory (MRAM) array that includes first memory cells. The device includes a data region of the MRAM array that includes second memory cells. The device includes a fail address region of the MRAM array, a first row of the fail address region including validity data, wherein the validity data includes multiple validity indicators, a last row indicator, or both.

摘要翻译： 一种器件包括包含第一存储器单元的磁阻随机存取存储器（MRAM）阵列的冗余区域。 该装置包括包括第二存储器单元的MRAM阵列的数据区域。 该设备包括MRAM阵列的故障地址区域，包括有效性数据的故障地址区域的第一行，其中有效性数据包括多个有效性指示符，最后一行指示符，或两者。

公开(公告)号：WO2017048261A1

公开(公告)日：2017-03-23

申请号：PCT/US2015/050732

申请日：2015-09-17

申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

发明人： LILLIBRIDGE, Mark ,  BYRNE, John L.

IPC分类号： G06F11/08 ,  G11C29/00

CPC分类号： G11C29/44 ,  G06F11/073 ,  G06F11/0784 ,  G11C29/022

摘要： Techniques for memory store error checks are provided. In one aspect, a process running on a processor may execute an instruction to store a first value in memory. The processor may store a plurality of values, including the first value, from a plurality of processes to the memory. A check on a synchronous error notification path may be performed to determine whether an error in storing at least one of the plurality of values occurred.

摘要翻译： 提供了内存存储错误检查技术。 在一个方面，在处理器上运行的进程可以执行在存储器中存储第一值的指令。 处理器可以将多个值（包括第一值）从多个进程存储到存储器。 可以执行对同步错误通知路径的检查，以确定是否存在存储多个值中的至少一个的错误。

公开(公告)号：WO2017030564A1

公开(公告)日：2017-02-23

申请号：PCT/US2015/045683

申请日：2015-08-18

申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

发明人： POPE, Eric L. ,  FAASSE, Scott P.

IPC分类号： G11C29/08

CPC分类号： G11C29/76 ,  G11C29/10 ,  G11C29/24 ,  G11C29/44 ,  G11C29/4401 ,  G11C2029/4402

摘要： In one example in accordance with the present disclosure, a method includes mapping, using post-package repair, an address associated with a first memory row of a computing device to a spare memory row of the computing device, wherein the spare memory row has a memory failure pattern, and reading data from the spare memory row.

摘要翻译： 在根据本公开的一个示例中，一种方法包括使用后封装修复将与计算设备的第一存储器行相关联的地址映射到计算设备的备用存储器行，其中备用存储器行具有 内存故障模式，以及从备用内存行读取数据。

公开(公告)号：WO2016117190A1

公开(公告)日：2016-07-28

申请号：PCT/JP2015/079413

申请日：2015-10-19

申请人： ソニー株式会社

发明人： 石井　健

IPC分类号： G06F12/00 ,  G06F12/06

CPC分类号： G06F3/0659 ,  G06F3/0611 ,  G06F3/0619 ,  G06F3/0679 ,  G06F11/1068 ,  G06F12/00 ,  G06F12/06 ,  G11C5/04 ,  G11C29/42 ,  G11C29/44 ,  G11C29/52

摘要： 　アクセス単位毎の書込み時間が一定でないメモリであっても、書込み時間を短縮する。　書込み時間予測情報保持部は、複数のメモリモジュールに対する書込み時間を予測するための書込み時間予測情報を複数のメモリモジュールの各々について保持する。リクエスト選択部は、複数のメモリモジュールの各々について書込みを要求する複数の書込みリクエストのうちより長い書込み時間が予測される書込みリクエストを書込み時間予測情報に基づいて優先して選択する。

摘要翻译： 本发明甚至减少了对每个访问单元具有可变写入时间的存储器的写入时间。 写入时间预测信息保持部件将用于预测对多个存储器模块的写入时间的多个存储器模块中的每一个存储写入时间预测信息。 请求选择部件根据写入时间预测信息优先选择对多个存储器模块中的每一个预测需要比其余多个写入请求要长的写入时间的写入请求。

公开(公告)号：WO2016023003A3

公开(公告)日：2016-04-07

申请号：PCT/US2015044368

申请日：2015-08-07

申请人： PURE STORAGE INC

发明人： DAVIS JOHN D ,  HAYES JOHN ,  ZHANGXI TAN ,  KANNAN HARI ,  MILADINOVIC NENAD

IPC分类号： G06F12/16 ,  G06F12/02 ,  G06F12/10

CPC分类号： G06F11/1423 ,  G06F11/1004 ,  G06F11/1012 ,  G06F11/1068 ,  G06F11/108 ,  G06F11/142 ,  G06F11/1666 ,  G06F12/1009 ,  G06F2201/805 ,  G06F2201/82 ,  G06F2212/1032 ,  G06F2212/202 ,  G06F2212/466 ,  G06F2212/7206 ,  G11C29/00 ,  G11C29/36 ,  G11C29/38 ,  G11C29/44 ,  G11C29/76 ,  G11C29/765

摘要： A storage cluster is provided. The storage cluster includes a plurality of storage nodes within a chassis. The plurality of storage nodes has flash memory for storage of user data and is configured to distribute the user data and metadata throughout the plurality of storage nodes such that the storage nodes can access the user data with a failure of two of the plurality of storage nodes. Each of the storage nodes is configured to generate at least one address translation table that maps around defects in the flash memory on one of a per flash package basis, per flash die basis, per flash plane basis, per flash block basis, per flash page basis, or per physical address basis. Each of the plurality of storage nodes is configured to apply the at least one address translation table to write and read accesses of the user data.

摘要翻译： 提供了一个存储集群。 存储集群包括在机箱内的多个存储节点。 多个存储节点具有用于存储用户数据的闪存，并且被配置为在整个多个存储节点中分发用户数据和元数据，使得存储节点可以利用多个存储节点中的两个的故障来访问用户数据 。 每个存储节点被配置为生成至少一个地址转换表，其基于每闪存片基于每闪存片基于每闪存片基于每闪存片基，每闪存片基于每闪存片基 基础或每个物理地址的基础。 多个存储节点中的每一个被配置为应用至少一个地址转换表来写入和读取用户数据的访问。

公开(公告)号：WO2016039767A1

公开(公告)日：2016-03-17

申请号：PCT/US2014/055360

申请日：2014-09-12

申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

发明人： BACHA, Anys

IPC分类号： G06F12/00

CPC分类号： G11C29/021 ,  G11C5/147 ,  G11C29/028 ,  G11C29/44 ,  G11C29/52 ,  G11C2029/5004

摘要： Techniques for assigning error rates to memory are described. In one aspect, an indication of physically addressable memory in a system is received. The indication may include available error rates and a range granularity for assigning error rates to ranges of the physically addressable memory. Error rates may be assigned to each range of the physically addressable memory.

摘要翻译： 描述用于将错误率分配给存储器的技术。 在一个方面，接收系统中物理可寻址存储器的指示。 指示可以包括用于将错误率分配给物理可寻址存储器的范围的可用错误率和范围粒度。 可以将错误率分配给物理可寻址存储器的每个范围。

公开(公告)号：WO2015142806A1

公开(公告)日：2015-09-24

申请号：PCT/US2015/020903

申请日：2015-03-17

申请人： MICRON TECHNOLOGY, INC.

发明人： MURPHY, Richard C. ,  MANNING, Troy A.

IPC分类号： G06F12/06 ,  G06F12/02

CPC分类号： G11C29/18 ,  G11C29/44 ,  G11C2029/1806 ,  G11C2029/4402

摘要： The present disclosure includes apparatuses, electronic device readable media, and methods for memory mapping. One example method can include testing a memory identifier against an indication corresponding to a set of mapped memory identifiers, and determining a memory location corresponding to the memory identifier responsive to testing.

摘要翻译： 本公开包括设备，电子设备可读介质和用于存储器映射的方法。 一个示例性方法可以包括针对与映射的存储器标识符的集合相对应的指示来测试存储器标识符，以及响应于测试来确定与存储器标识符相对应的存储器位置。

公开(公告)号：WO2014145311A4

公开(公告)日：2015-04-16

申请号：PCT/US2014030050

申请日：2014-03-15

申请人： NETLIST INC ,  MILTON SCOTT H ,  SOLOMON JEFFREY C ,  POST KEN

发明人： MILTON SCOTT H ,  SOLOMON JEFFREY C ,  POST KEN

IPC分类号： G06F11/14

CPC分类号： G06F11/1458 ,  G06F11/073 ,  G06F11/076 ,  G06F11/0793 ,  G11C16/349 ,  G11C29/42 ,  G11C29/44 ,  G11C29/4401 ,  G11C2029/0409 ,  G11C2029/0411

摘要： A system and method for configuring fault tolerance in nonvolatile memory (NVM) are operative to set a first threshold value, declare one or more portions of NVM invalid based on an error criterion, track the number of declared invalid NVM portions, determine if the tracked number exceeds the first threshold value, and if the tracked number exceeds the first threshold value, perform one or more remediation actions, such as issue a warning or prevent backup of volatile memory data in a hybrid memory system. In the event of backup failure, an extent of the backup can still be assessed by determining the amount of erased NVM that has remained erased after the backup, or by comparing a predicted backup end point with an actual endpoint.

摘要翻译： 用于配置非易失性存储器（NVM）中的容错的系统和方法可操作以设置第一阈值，基于错误标准来声明NVM无效的一个或多个部分，跟踪所声明的无效NVM部分的数量，确定所跟踪的 数量超过第一阈值，并且如果跟踪号码超过第一阈值，则执行一个或多个修复动作，例如发出警告或阻止在混合存储器系统中备份易失性存储器数据。 在备份故障的情况下，仍然可以通过确定在备份后仍然被擦除的擦除的NVM的量，或通过将预测的备份端点与实际端点进行比较来评估备份的程度。