公开(公告)号：WO2008114599A1

公开(公告)日：2008-09-25

申请号：PCT/JP2008/053690

申请日：2008-02-29

Applicant: シャープ株式会社 ,  守屋 由瑞 ,  中島 睦 ,  海瀬 泰佳 ,  喜多 誠 ,  松木薗 広志 ,  伊藤 良行

Inventor： 守屋 由瑞 ,  中島 睦 ,  海瀬 泰佳 ,  喜多 誠 ,  松木薗 広志 ,  伊藤 良行

IPC: H01L21/336 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/20 ,  H01L21/322 ,  H01L29/786

CPC classification number: H01L27/12 ,  G02F1/13624 ,  G02F1/1368 ,  H01L27/1277 ,  H01L29/78645 ,  H01L29/78696

Abstract: 　本発明によるアクティブマトリクス基板（１００）において、半導体層　（１１０）は、第１薄膜トランジスタ（１３０）のソース領域（１３２）に隣接する第１ゲッタリング領域（１１２）と、第２薄膜トランジスタ（１４０）のドレイン領域（１４６）に隣接する第２ゲッタリング領域（１１４）と、薄膜トランジスタ素子（１２０）に含まれる薄膜トランジスタのソース領域およびドレイン領域のうち、第１薄膜トランジスタ（１３０）のチャネル領域（１３４）と第２薄膜トランジスタ（１４０）のチャネル領域（１４４）との間に位置するソース領域およびドレイン領域のいずれかに隣接する第３ゲッタリング領域（１１６）とを有している。

Abstract translation: 公开了一种有源矩阵基板（100），其中半导体层（110）包括与第一薄膜晶体管（130）的源极区域（132）相邻的第一吸杂区域（112），相邻的第二吸杂区域（114） 以及与薄膜晶体管器件（120）中包含的薄膜晶体管的源极区域或漏极区域相邻的第三吸杂区域（116），与第二薄膜晶体管（140）的漏极区域（146） 所述区域被布置在第一薄膜晶体管（130）的沟道区（134）和第二薄膜晶体管（140）的沟道区（144）之间。

公开(公告)号：WO2008059633A1

公开(公告)日：2008-05-22

申请号：PCT/JP2007/062523

申请日：2007-06-21

Applicant: シャープ株式会社 ,  松木薗 広志 ,  松尾 拓哉 ,  牧田 直樹 ,  寺内 崇

Inventor： 松木薗 広志 ,  松尾 拓哉 ,  牧田 直樹 ,  寺内 崇

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336

CPC classification number: H01L29/42384 ,  G02F1/136227 ,  G02F2001/13685 ,  H01L27/1214 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66787

Abstract: 　絶縁基板（１０）に設けられた半導体層（１２）と、半導体層（１２）を覆うように設けられたゲート絶縁膜（１３）と、ゲート絶縁膜（１３）の上に設けられたゲート電極（１４ａｂ）とを備えたトップゲート型のＴＦＴ（５ｂ）であって、ゲート絶縁膜（１３）には、厚さ方向に貫通孔（Ｐｈ）が形成され、半導体層（１２）は、貫通孔（Ｐｈ）に重畳する部分において貫通孔（Ｐｈ）よりも大きく除去されていると共に、ゲート電極（１４ａｂ）は、半導体層（１２）の除去された部分における内壁（Ｗ）に非接触である。

Abstract translation: 一种顶栅型TFT（5b），包括设置在绝缘基板（10）上的半导体层（12），设置成覆盖半导体层（12）的栅极绝缘膜（13）和设置在半导体层 栅极绝缘膜（13），其中在栅极绝缘膜（13）中在厚度方向上形成通孔（Ph），在重叠部分处，半导体层（12）被去除大于通孔（Ph） 通孔（Ph）和栅电极（14ab）在去除半导体层（12）的部分处不与内壁（W）接触。