公开(公告)号：WO2019127761A1

公开(公告)日：2019-07-04

申请号：PCT/CN2018/073497

申请日：2018-01-19

Applicant: 惠州市华星光电技术有限公司

Inventor： 樊勇 ,  萧宇均 ,  阙成文

IPC: G06F3/041

CPC classification number: H01L27/1214 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/4958

Abstract: 一种低反射复合电极，其包括依次叠层设置的第一金属层（11）、第一透明材料层（12）和第二金属层（13）。通过光学优化设计提供了一种可实现极低反射率的低反射复合电极，从而相比一般电极，实现了反射率的大幅度降低，其在可见光波段的平均反射率可以降低至3％以下，在亮度贡献最高的绿光区，其平均反射率可以降低至1％以下。以及一种TFT阵列基板，其包括如上所述的低反射复合电极。上述低反射复合电极应用于AM-OLED和AM-LCD中时，通过把TFT阵列基板中栅极和/或源漏极的金属电极改变成上述低反射复合电极，可以实现省略AM-OLED中偏光片以及AM-LCD中低反射涂层的设计，节省成本，提升产品竞争力。

公开(公告)号：WO2019066824A1

公开(公告)日：2019-04-04

申请号：PCT/US2017/053842

申请日：2017-09-27

Applicant: INTEL CORPORATION ,  SHARMA, Abhishek A. ,  LE, Van H. ,  KAVALIEROS, Jack T. ,  GHANI, Tahir ,  DEWEY, Gilbert ,  SHIVARAMAN, Shriram ,  MERIC, Inanc ,  CHU-KUNG, Benjamin

Inventor： SHARMA, Abhishek A. ,  LE, Van H. ,  KAVALIEROS, Jack T. ,  GHANI, Tahir ,  DEWEY, Gilbert ,  SHIVARAMAN, Shriram ,  MERIC, Inanc ,  CHU-KUNG, Benjamin

IPC: H01L29/786

CPC classification number: H01L29/4908 ,  H01L21/8221 ,  H01L27/0688 ,  H01L29/41733 ,  H01L29/45 ,  H01L29/458 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/78684 ,  H01L29/7869

Abstract: Embodiments herein describe techniques for a semiconductor device, which may include a substrate, a metallic encapsulation layer above the substrate, and a gate electrode above the substrate and next to the metallic encapsulation layer. A channel layer may be above the metallic encapsulation layer and the gate electrode, where the channel layer may include a source area and a drain area. In addition, a source electrode may be coupled to the source area, and a drain electrode may be coupled to the drain area. Other embodiments may be described and/or claimed.

公开(公告)号：WO2017166343A1

公开(公告)日：2017-10-05

申请号：PCT/CN2016/080028

申请日：2016-04-22

Applicant: 深圳市华星光电技术有限公司

Inventor： 李珊

IPC: H01L21/336

CPC classification number: H01L29/7869 ,  H01L21/02565 ,  H01L21/0257 ,  H01L21/02631 ,  H01L21/44 ,  H01L21/47635 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/24 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/66969

Abstract: 一种薄膜晶体管阵列面板。薄膜晶体管阵列面板中的薄膜晶体管具有背沟道刻蚀结构，半导体层（104）所对应的半导体材料是锡硅氧化物，在背沟道刻蚀结构中，源极（105）和漏极（106）均设置于半导体层（104）上，并且源极（105）和漏极（106）均与半导体层（104）相接触，能有效提高半导体层（104）的耐刻蚀性，能够有效保护薄膜晶体管中的背沟道。

公开(公告)号：WO2017161626A1

公开(公告)日：2017-09-28

申请号：PCT/CN2016/080190

申请日：2016-04-26

Applicant: 深圳市华星光电技术有限公司

Inventor： 迟世鹏

IPC: H01L21/77 ,  H01L27/12 ,  H01L29/423 ,  H01L29/08 ,  H01L29/786

CPC classification number: H01L29/78645 ,  H01L27/1222 ,  H01L27/1274 ,  H01L27/1288 ,  H01L27/3262 ,  H01L29/08 ,  H01L29/423 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627 ,  H01L29/78675 ,  H01L29/78696

Abstract: 提供了一种TFT（薄膜晶体管）基板的制作方法及制得的TFT基板。TFT基板的制作方法，通过在TFT中设置第一、第二轻掺杂补偿区，可降低TFT的关态电流；同时采用第一栅极与第二栅极组成双栅极结构，减小第一、第二轻掺杂补偿区对TFT开态电流的影响，第一栅极与第二栅极相连，由同一个栅极电压控制，不需要额外的电压信号；工艺简单，生产成本低，制得的TFT基板具有较好的电学性能。制得的TFT基板，采用轻掺杂补偿结构来降低TFT的关态电流，采用双栅极结构来降低轻掺杂补偿结构对TFT开态电流的影响，结构简单，且电学性能优异。

公开(公告)号：WO2017156808A1

公开(公告)日：2017-09-21

申请号：PCT/CN2016/078761

申请日：2016-04-08

Applicant: 深圳市华星光电技术有限公司

Inventor： 卢马才

IPC: G02F1/1368 ,  H01L21/266 ,  H01L21/265

CPC classification number: H01L29/66757 ,  G02F1/1368 ,  G02F2001/13685 ,  G02F2202/104 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02667 ,  H01L21/0273 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/32139 ,  H01L27/1222 ,  H01L27/1248 ,  H01L27/1274 ,  H01L27/1288 ,  H01L29/167 ,  H01L29/4908 ,  H01L29/78621 ,  H01L29/78675

Abstract: 一种薄膜晶体管的制作方法，包括：提供衬底基板（21）；沉积缓冲层，并对缓冲层进行图形化处理；依次沉积绝缘层（23）以及第一金属层（24）；在第一金属层（24）上涂布光阻；对第一金属层（24）进行金属刻蚀；对光阻（25）进行灰化处理；对低掺杂区（242）的第一金属层（24）进行金属刻蚀；对有源区（22）进行离子注入；对光阻（25）进行去除操作。

公开(公告)号：WO2017136141A1

公开(公告)日：2017-08-10

申请号：PCT/US2017/013953

申请日：2017-01-18

Applicant: APPLIED MATERIALS, INC.

Inventor： ZHANG, Xuena ,  YIM, Dong-kil ,  DAI, Wenqing ,  YOU, Harvey ,  WON, Tae Kyung ,  YANG, Hsiao-Lin ,  LIN, Wan-Yu ,  TSAI, Yun-chu

IPC: G02F1/1368 ,  G02F1/1343

CPC classification number: H01L29/4908 ,  G02F1/136213 ,  G02F1/1368 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/02194 ,  H01L21/02274 ,  H01L21/0228 ,  H01L27/1222 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/1259 ,  H01L27/3258 ,  H01L27/3262 ,  H01L27/3265 ,  H01L28/40 ,  H01L28/60 ,  H01L2227/323

Abstract: Embodiments of the disclosure generally provide methods of forming a capacitor with high capacitance and low leakage as well as a good interface control for thin film transistor (TFT) applications. In one embodiment, a thin film transistor structure includes a capacitor formed in a thin film transistor device. The capacitor further includes a common electrode disposed on a substrate, a dielectric layer formed on the common electrode and a pixel electrode formed on the dielectric layer. An interface protection layer formed between the common electrode and the dielectric layer, or between the dielectric layer and the pixel electrode. A gate insulating layer fabricated by a high-k material may also be utilized in the thin film transistor structure.

Abstract translation: 本公开的实施例通常提供形成具有高电容和低漏电的电容器以及用于薄膜晶体管（TFT）应用的良好接口控制的方法。 在一个实施例中，薄膜晶体管结构包括形成在薄膜晶体管器件中的电容器。 该电容器还包括设置在衬底上的公共电极，形成在公共电极上的电介质层和形成在电介质层上的像素电极。 界面保护层形成于公共电极与介电层之间或介电层与像素电极之间。 在薄膜晶体管结构中也可以使用由高k材料制成的栅绝缘层。

公开(公告)号：WO2017121007A1

公开(公告)日：2017-07-20

申请号：PCT/CN2016/074501

申请日：2016-02-25

Applicant: 深圳市华星光电技术有限公司

Inventor： 史文 ,  李文辉

IPC: H01L21/34 ,  H01L21/027

CPC classification number: H01L29/7869 ,  C23C14/185 ,  C23C14/34 ,  H01L21/027 ,  H01L21/0272 ,  H01L21/28506 ,  H01L21/34 ,  H01L21/443 ,  H01L27/1225 ,  H01L27/127 ,  H01L27/1288 ,  H01L29/41733 ,  H01L29/4908 ,  H01L29/78696 ,  H01L51/0016 ,  H01L51/0018 ,  H01L51/0023 ,  H01L2224/03472 ,  H01L2224/27472

Abstract: 一种薄膜晶体管结构的制造方法，形成一光阻图案层（25）于一有源图案层（24）上及一部分的栅极绝缘层（23）上以暴露出栅极绝缘层（23）的一源极预定位置（231）及一漏极预定位置（232）。光阻图案层（25）包含多个倒梯形块（251），并可作为一掩膜，以便沉积一金属层（26）于光阻图案层（25）、源极预定位置（231）及漏极预定位置上（232）；在移除光阻图案层（25）及其上的金属层（26）后，使剩余的金属层（26）图案化成一源极（261）及一漏极（262）。该薄膜晶体管结构的制造方法不但可简化制造过程，也不需要形成用来保护背沟道的蚀刻阻挡层。

公开(公告)号：WO2017045391A1

公开(公告)日：2017-03-23

申请号：PCT/CN2016/077321

申请日：2016-03-25

Applicant: 京东方科技集团股份有限公司 ,  北京京东方显示技术有限公司

Inventor： 罗丽平 ,  刘会双 ,  胡海琛 ,  孙增标 ,  王涛 ,  金基用

IPC: G03F1/32 ,  G03F7/20

CPC classification number: H01L29/4908 ,  G03F1/32 ,  H01L27/1214 ,  H01L27/1262 ,  H01L27/127 ,  H01L29/458

Abstract: 一种掩模板，包括透明基板和形成于透明基板的表面上的掩模图形，掩模图形包括用于形成显示区内膜层图形的第一区（1）和用于形成非显示区内膜层图形的第二区（2），第一区（1）和第二区（2）内均设置有多个图形化子掩模（3），且第一区（1）内多个图形化子掩模（3）的分布密度小于第二区（2）内多个图形化子掩模（3）的分布密度，以及每个图形化子掩模（3）包括用于形成晶体管源极的第一图形（31）、用于形成晶体管漏极的第二图形（32）和这两个图形之间的狭缝（33），第一区（1）内的狭缝（33）宽度大于第二区（2）内的狭缝（33）宽度。

公开(公告)号：WO2017042941A1

公开(公告)日：2017-03-16

申请号：PCT/JP2015/075759

申请日：2015-09-10

Applicant: 堺ディスプレイプロダクト株式会社

Inventor： 石田　茂 ,  野寺　伸武 ,  高倉　良平 ,  松島　吉明 ,  松本　隆夫 ,  小林　和樹 ,  桶谷　大亥

IPC: G09F9/30 ,  G09F9/00

CPC classification number: G02F1/1368 ,  G02F1/136227 ,  G02F1/136286 ,  G02F2201/123 ,  G09F9/00 ,  G09F9/30 ,  H01L27/124 ,  H01L27/1288 ,  H01L29/4908 ,  H01L29/78672

Abstract: 第１薄膜トランジスを有する絵素と、第２薄膜トランジスタを有し、前記絵素を駆動する駆動回路とを備える表示装置において、前記第１薄膜トランジスタに係る第１チャネル領域、及び、前記第２薄膜トランジスタに係る第２チャネル領域が、電気的特性（例えば、電子移動度）が相違するように構成することにより、第１薄膜トランジス及び第２薄膜トランジスタが夫々の役割に適した作動ができる表示装置及び該表示装置の製造方法を提供する。

Abstract translation: 提供一种显示装置，其具有：具有第一薄膜晶体管的像素; 以及具有第二薄膜晶体管并驱动像素的驱动电路。 显示装置被配置为使得与第一薄膜晶体管相关的第一沟道区域和与第二薄膜晶体管相关的第二沟道区域分别具有不同的电特性（例如，电子迁移率），从而使得第一薄膜 薄膜晶体管和第二薄膜晶体管，以适当地操作各自的角色。 还提供了一种用于制造显示装置的方法。

公开(公告)号：WO2017008347A1

公开(公告)日：2017-01-19

申请号：PCT/CN2015/085780

申请日：2015-07-31

Applicant: 深圳市华星光电技术有限公司

Inventor： 李文辉

IPC: H01L21/77 ,  H01L21/46 ,  H01L27/12

CPC classification number: H01L27/1288 ,  H01L21/46 ,  H01L27/1225 ,  H01L27/127 ,  H01L29/24 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/51 ,  H01L29/518 ,  H01L29/7869

Abstract: 一种阵列基板的制造方法，其特征在于，所述阵列基板的制造方法包括：在所述基板(10)上形成第一金属层(12)，通过构图工艺使第一金属层(12)形成包括栅极(12)的图案；在上述基板(10)及第一金属层(12)上形成栅极绝缘层(13)，在所述栅极绝缘层(13)上形成正投影于所述栅极(12)的氧化物半导体层(14)；在所述氧化物半导体层(14)上设置光阻层(15)，而位于所述氧化物半导体层(14)上沟道区域(16)两侧为第一氧化物半导体层(141)及第二氧化物半导体层(142)；对设置有光阻层(15)的所述第一氧化物半导体层(141)及第二氧化物半导体层(142)进行等离子处理，移除所述光阻层(15)；在基板(10)上形成蚀刻阻挡层(21)；在所述基板(10)上形成源极(19及漏极(20)，其中，所述源极(19)与第一氧化物导体层(17)接触，所述漏极(20)与第二氧化物导体层(18)接触。