公开(公告)号：WO2010125616A1

公开(公告)日：2010-11-04

申请号：PCT/JP2009/004878

申请日：2009-09-25

Applicant: パナソニック株式会社 ,  森江太士 ,  宮阪修二 ,  蔵田和司 ,  工藤洋介

Inventor： 森江太士 ,  宮阪修二 ,  蔵田和司 ,  工藤洋介

IPC: H04L13/08 ,  G10L19/00 ,  H04L1/00 ,  H04L29/08 ,  H04N7/26

CPC classification number: H03M7/40 ,  G10L19/005 ,  H04L65/602 ,  H04N19/146 ,  H04N19/44 ,  H04N19/89

Abstract: 　符号化ストリーム復号装置において、充填確認回路１６はバッファ回路１１に十分な量のストリームが格納されていることを確認する。その後、制御回路１３は復号回路１２に制御信号を出力して可変長復号処理を指示することを繰り返し始める。この復号処理の繰り返しにより、バッファ回路１１での総消費ストリーム量が閾値設定回路１４の閾値以上となった場合には、無効化回路１５が「１」値の復号無効化信号を生成して制御回路１３に出力する。制御回路１３は、復号無効化信号を受けると、復号処理の停止を指示する制御信号を復号回路１２に出力し、復号回路１２は復号処理を停止する。従って、長い待ち時間を要することなく、ストリームの誤りが検出される。

Abstract translation: 一种编码流解码装置，其中存储确定电路（16）确定足够量的流已被存储在缓冲电路（11）中。 此后，控制电路（13）重复开始向解码电路（12）输出控制信号，由此指示解码电路（12）进行可变长度解码处理。 当这种重复解码处理使得缓冲器电路（11）中的消耗流的总量等于或大于阈值建立电路（14）的阈值时，产生无效电路（15），并且 向控制电路（13）输出具有值“1”的解码处理无效信号。 在接收到解码处理无效信号时，控制电路（13）将作为停止解码处理的命令的控制信号输出到解码电路（12），然后中断解码处理。 以这种方式，可以检测流错误，而不需要任何长的待机时间。

公开(公告)号：WO2009098737A1

公开(公告)日：2009-08-13

申请号：PCT/JP2008/002206

申请日：2008-08-13

Applicant: パナソニック株式会社 ,  田中剛 ,  檜垣信生 ,  井上隆 ,  工藤洋介 ,  蔵田和司

Inventor： 田中剛 ,  檜垣信生 ,  井上隆 ,  工藤洋介 ,  蔵田和司

IPC: G06F13/36

CPC classification number: G06F13/385 ,  G06F3/0611 ,  G06F3/0656 ,  G06F3/0659 ,  G06F3/0683

Abstract: 　本発明に係る外部デバイスアクセス装置（１０３）は、マスタ（１０１）からのプリフェッチ要求及びプリフェッチデータ読み出し要求を受け付け、プリフェッチ動作及びプリフェッチデータ読み出し動作を行うアドレス制御部（１１４）と、プリフェッチ動作により読み出されたデータを格納する読み出しデータ格納部（１１３）と、プリフェッチ動作が完了したか否かを示すプリフェッチ動作状態を保持する格納動作状態保持部（１１５）と、マスタ（１０１）からのプリフェッチデータ読み出し要求を受け付けたことを示す受理信号をマスタ（１０１）に出力する受理信号生成部（１１６）とを備え、プリフェッチ動作状態に基づくプリフェッチ動作の状態を示す第１情報をマスタ（１０１）に出力する。

Abstract translation: 一种外部设备接入设备（103）包括：地址控制部分（114），用于从主机（101）接受预取请求和预取数据读取请求，并执行预取操作和预取数据读取操作;读取数据存储部分 （113），用于存储通过预取操作读取的数据;存储操作状态保持部分（115），用于保存指示预取操作是否完成的预取操作状态;以及接收信号生成部（116） 向主机（101）发送表示接收到来自主机（101）的预取数据读取请求的接受信号，并且向主机（101）输出表示基于预取操作状态的预取操作状态的第一信息。