公开(公告)号：WO2007074583A1

公开(公告)日：2007-07-05

申请号：PCT/JP2006/322334

申请日：2006-11-09

Applicant: 松下電器産業株式会社 ,  森下 広之 ,  山本 崇夫 ,  中島 雅逸

Inventor： 森下 広之 ,  山本 崇夫 ,  中島 雅逸

IPC: G06F9/38

CPC classification number: G06F9/3885 ,  G06F9/30014 ,  G06F9/30181 ,  G06F9/3897

Abstract: 　命令を実行する演算器が複数実装されているプロセッサ（１０１）は、回路構成が動的に再構成不可能な固定機能演算器（１２１～１２３）と、回路構成が動的に再構成可能な再構成可能演算器（１２５）と、データの依存性が存在しない命令群の中から、固定機能演算器（１２１～１２３）および再構成可能演算器（１２５）に対して、個別に命令を割り当て、個別に割り当てた命令を割り当て先に発行する演算制御部（１１３）とを備える。

Abstract translation: 提供了一种具有安装在其中用于执行指令的多个功能单元的处理器（101）。 处理器（101）包括固定功能单元（121-123），其电路结构不能被动态地重构，具有动态可重构电路结构的可重构功能单元（125）和用于分配指令的功能控制单元（113） 从不具有数据依赖性的指令组分别发送到固定功能单元（121-123）和可重构功能单元（125），从而向分配对象发出单独分配的指令。

公开(公告)号：WO2006013839A1

公开(公告)日：2006-02-09

申请号：PCT/JP2005/014077

申请日：2005-08-02

Applicant: 松下電器産業株式会社 ,  森下 広之 ,  田中 健 ,  前田 昌樹 ,  若山 順彦

Inventor： 森下 広之 ,  田中 健 ,  前田 昌樹 ,  若山 順彦

IPC: G06F15/80

CPC classification number: G06F15/8007 ,  G06F1/3203 ,  G06F9/3842 ,  G06F9/3885 ,  H04N19/43 ,  H04N19/61

Abstract: 　アレイ型演算装置は、順に配置された複数のプロセッサエレメントで構成されたプロセッサアレイを備え、１サイクル毎に、1個の命令を発行し、１サイクル毎に、最初のプロセッサエレメントの動作を制御する為の動作制御情報を作成し、作成した動作制御情報と1個の命令とに基づき、最初のプロセッサエレメントに対する命令を生成し、他のプロセッサエレメントの動作を制御する為の動作制御情報を、1つ前のプロセッサエレメントの動作を制御する為に作成した動作制御情報を基に作成し、作成した動作制御情報と前記命令取得手段で取得した1個の命令とに基づき、前記プロセッサエレメントに対する命令を生成する。

Abstract translation: 阵列型操作装置包括由连续布置的多个处理器元件形成的处理器阵列。 阵列型操作装置每一周期发出一个指令，并创建用于控制每个周期的第一处理器元件的操作的操作控制信息。 根据创建的操作控制信息和一个指令，阵列类型操作装置根据为控制操作创建的操作控制信息产生用于第一处理器元件的指令并创建用于控制其他处理器元件的操作的操作控制信息 的前一处理器元件。 根据创建的操作控制信息和由指令获取装置获取的一个指令，阵列类型操作装置产生处理器元件的指令。

公开(公告)号：WO2006134804A1

公开(公告)日：2006-12-21

申请号：PCT/JP2006/311337

申请日：2006-06-06

Applicant: 松下電器産業株式会社 ,  川上 隆央 ,  中島 雅逸 ,  清原 督三 ,  森下 広之 ,  檜垣 信生 ,  工藤 洋介

Inventor： 川上 隆央 ,  中島 雅逸 ,  清原 督三 ,  森下 広之 ,  檜垣 信生 ,  工藤 洋介

IPC: G06F13/12 ,  G06F13/36

CPC classification number: G06F13/385

Abstract: 　アドレス制御部（１１４）は、マスタ（１０１）から外部デバイス（１０２）への書き込み要求に応じて、マスタ（１０１）からの書き込みアドレス（１５０）と書き込みデータ（１５１）とをそれぞれ書き込みアドレス格納部（１１０）と書き込みデータ格納部（１１１）とに格納するとともに、マスタに受理信号（１５５）を出力し、さらに、書き込みアドレスによって指定される外部デバイス（１０２）に対して、当該書き込みデータを書き込み、マスタ（１０１）によって読み出しアドレス格納部（１１２）に読み出しアドレスが格納されたとき、当該読み出しアドレスによって指定される外部デバイス（１０２）からデータを読み出し、読み出しデータ格納（１１３）に格納する。

Abstract translation: 地址控制单元（114）根据写入（114）将来自主机（101）的写地址（150）和写数据（151）分别存储到写地址存储单元（110）和写数据存储单元（111） 从所述主机（101）向外部设备（102）请求。 地址控制单元（114）向主机输出接收信号（155），将写入数据写入由写入地址指定的外部设备（102）。 当主机（101）将读取地址存储在读出地址存储单元（112）中时，地址控制单元（114）从读出地址指定的外部设备（102）中读出数据，并将其存储在 读出数据存储单元（113）。

公开(公告)号：WO2006109835A1

公开(公告)日：2006-10-19

申请号：PCT/JP2006/307775

申请日：2006-04-12

Applicant: 松下電器産業株式会社 ,  森下 広之 ,  橋本 隆 ,  清原 督三

Inventor： 森下 広之 ,  橋本 隆 ,  清原 督三

IPC: G06F9/46

CPC classification number: G06F15/7867 ,  G06F9/30076 ,  G06F9/3851 ,  G06F9/3867 ,  G06F9/3885 ,  G06F9/3897

Abstract: 　本発明に係るプロセッサは、複数のスレッドを巡回的に、そのスレッドに割当てられた時間ずつ実行するプロセッサであって、再構成可能な集積回路を備え、複数のスレッド各々に対応する回路構成情報を記憶しておき、回路構成情報に基づいて、前記集積回路の一部分を再構成し、順次、スレッドに対応する回路構成情報に基づき再構成された集積回路を用いて、当該スレッドを実行させる。あるスレッドが実行している間に、次に実行するスレッドを選択し、実行しているスレッドが使用している前記集積回路の部分以外の部分について、次に実行するスレッドのために再構成をする。

Abstract translation: 处理器循环地执行多个线程，每个线程在分配给其的相应时间执行，具有可重构集成电路。 存储对应于多个线程中的每一个的电路配置信息，并且基于电路配置信息来重新配置集成电路的一部分。 依次对应于各个线程的电路配置信息重新配置的集成电路被依次用于执行各自的线程。 当执行线程时，选择要执行的线程。 作为用于执行线程的集成电路的一部分以外的部分的集成电路的一部分被重新配置，以便接着执行线程。

公开(公告)号：WO2005029336A1

公开(公告)日：2005-03-31

申请号：PCT/JP2004/012421

申请日：2004-08-23

Applicant: 松下電器産業株式会社 ,  田中 哲也 ,  中西 龍太 ,  清原 督三 ,  森下 広之 ,  近村 啓史

Inventor： 田中 哲也 ,  中西 龍太 ,  清原 督三 ,  森下 広之 ,  近村 啓史

IPC: G06F12/12

CPC classification number: G06F12/127 ,  G06F12/124

Abstract: 本発明のキャッシュメモリは、キャッシュエントリー毎に、アクセスの有無を示す使用フラグＵを記憶するウェイ０～ウェイ３と、ヒットしたとき当該キャッシュエントリーに対応する使用フラグＵをアクセス有りに更新し、その際にセット内の他の全ての使用フラグがアクセス有りを示す場合には、セット内の他の全ての使用フラグをアクセス無しにリセットし、アクセス無しを示す使用フラグＵに対応するキャッシュエントリーの中からリプレース対象のキャッシュエントリーを選択する制御部を備える。

Abstract translation: 缓存存储器包括方式（0至3）和控制单元。 对于每个高速缓存条目，方式（0至3）存储使用标志U以指示是否进行访问。 当命中发生时，控制单元将与高速缓存条目对应的使用标志U更新为指示进行访问的使用标志。 此时，如果集合中的所有其他使用标志均指示进行访问，则控制单元将集合中的所有其他使用标志重置为指示不进行访问的所有使用标志，并且从缓存条目对应 对于每个指示不进行访问的使用标志，选择要替换的高速缓存条目。