公开(公告)号：WO2013011620A1

公开(公告)日：2013-01-24

申请号：PCT/JP2012/003704

申请日：2012-06-06

Applicant: パナソニック株式会社 ,  森下 広之

Inventor： 森下　広之

IPC: G06F9/38 ,  G06F11/28

CPC classification number: G06F9/30145 ,  G06F9/30185 ,  G06F9/3836 ,  G06F9/3877 ,  G06F11/362

Abstract: 　一のプロセッサの動作と他のプロセッサの動作とについて、効率的にデバッグできるマルチプロセッサシステムを提供する。第１プロセッサと、当該第１プロセッサからの通知を受けて処理を実行する第２プロセッサとを有するマルチプロセッサシステムにおいて、前記第１プロセッサは、命令列中から実行対象となる命令を逐次特定し、特定した命令が処理依頼命令である場合には前記第２プロセッサに対して当該処理依頼に基づく通知を行い、処理依頼命令でない場合には当該命令を実行するともに、デバッグモードが設定されているか否かを判別し、デバッグモードが設定されていると判断する場合に処理依頼命令を特定すると以降の命令の特定は停止し、前記通知をした後、前記第２プロセッサが前記通知に応じた処理を完了したことを検知すると命令の特定を再開する。

Abstract translation: 提供了能够有效地调试一个处理器的操作和另一个处理器的操作的多处理器系统。 在具有从第一处理器接收通知并执行处理的第一处理器和第二处理器的多处理器系统中，第一处理器顺序地指定要从命令串执行的命令，并且当指定的命令是处理请求命令时， 基于该处理请求向第二处理器通知，并且当指定的命令不是处理请求命令时，第一处理器执行该命令。 此外，第一处理器确定是否设置了调试模式，并且当确定已经设置了调试模式并且指定了处理请求命令时，第一处理器停止对后续命令的指定并提供上述通知， 并且当检测到第二处理器响应于上述通知已经完成处理时，第一处理器再次开始指定命令。

公开(公告)号：WO2006134804A1

公开(公告)日：2006-12-21

申请号：PCT/JP2006/311337

申请日：2006-06-06

Applicant: 松下電器産業株式会社 ,  川上 隆央 ,  中島 雅逸 ,  清原 督三 ,  森下 広之 ,  檜垣 信生 ,  工藤 洋介

Inventor： 川上 隆央 ,  中島 雅逸 ,  清原 督三 ,  森下 広之 ,  檜垣 信生 ,  工藤 洋介

IPC: G06F13/12 ,  G06F13/36

CPC classification number: G06F13/385

Abstract: 　アドレス制御部（１１４）は、マスタ（１０１）から外部デバイス（１０２）への書き込み要求に応じて、マスタ（１０１）からの書き込みアドレス（１５０）と書き込みデータ（１５１）とをそれぞれ書き込みアドレス格納部（１１０）と書き込みデータ格納部（１１１）とに格納するとともに、マスタに受理信号（１５５）を出力し、さらに、書き込みアドレスによって指定される外部デバイス（１０２）に対して、当該書き込みデータを書き込み、マスタ（１０１）によって読み出しアドレス格納部（１１２）に読み出しアドレスが格納されたとき、当該読み出しアドレスによって指定される外部デバイス（１０２）からデータを読み出し、読み出しデータ格納（１１３）に格納する。

Abstract translation: 地址控制单元（114）根据写入（114）将来自主机（101）的写地址（150）和写数据（151）分别存储到写地址存储单元（110）和写数据存储单元（111） 从所述主机（101）向外部设备（102）请求。 地址控制单元（114）向主机输出接收信号（155），将写入数据写入由写入地址指定的外部设备（102）。 当主机（101）将读取地址存储在读出地址存储单元（112）中时，地址控制单元（114）从读出地址指定的外部设备（102）中读出数据，并将其存储在 读出数据存储单元（113）。

公开(公告)号：WO2006109835A1

公开(公告)日：2006-10-19

申请号：PCT/JP2006/307775

申请日：2006-04-12

Applicant: 松下電器産業株式会社 ,  森下 広之 ,  橋本 隆 ,  清原 督三

Inventor： 森下 広之 ,  橋本 隆 ,  清原 督三

IPC: G06F9/46

CPC classification number: G06F15/7867 ,  G06F9/30076 ,  G06F9/3851 ,  G06F9/3867 ,  G06F9/3885 ,  G06F9/3897

Abstract: 　本発明に係るプロセッサは、複数のスレッドを巡回的に、そのスレッドに割当てられた時間ずつ実行するプロセッサであって、再構成可能な集積回路を備え、複数のスレッド各々に対応する回路構成情報を記憶しておき、回路構成情報に基づいて、前記集積回路の一部分を再構成し、順次、スレッドに対応する回路構成情報に基づき再構成された集積回路を用いて、当該スレッドを実行させる。あるスレッドが実行している間に、次に実行するスレッドを選択し、実行しているスレッドが使用している前記集積回路の部分以外の部分について、次に実行するスレッドのために再構成をする。

Abstract translation: 处理器循环地执行多个线程，每个线程在分配给其的相应时间执行，具有可重构集成电路。 存储对应于多个线程中的每一个的电路配置信息，并且基于电路配置信息来重新配置集成电路的一部分。 依次对应于各个线程的电路配置信息重新配置的集成电路被依次用于执行各自的线程。 当执行线程时，选择要执行的线程。 作为用于执行线程的集成电路的一部分以外的部分的集成电路的一部分被重新配置，以便接着执行线程。

公开(公告)号：WO2005029336A1

公开(公告)日：2005-03-31

申请号：PCT/JP2004/012421

申请日：2004-08-23

Applicant: 松下電器産業株式会社 ,  田中 哲也 ,  中西 龍太 ,  清原 督三 ,  森下 広之 ,  近村 啓史

Inventor： 田中 哲也 ,  中西 龍太 ,  清原 督三 ,  森下 広之 ,  近村 啓史

IPC: G06F12/12

CPC classification number: G06F12/127 ,  G06F12/124

Abstract: 本発明のキャッシュメモリは、キャッシュエントリー毎に、アクセスの有無を示す使用フラグＵを記憶するウェイ０～ウェイ３と、ヒットしたとき当該キャッシュエントリーに対応する使用フラグＵをアクセス有りに更新し、その際にセット内の他の全ての使用フラグがアクセス有りを示す場合には、セット内の他の全ての使用フラグをアクセス無しにリセットし、アクセス無しを示す使用フラグＵに対応するキャッシュエントリーの中からリプレース対象のキャッシュエントリーを選択する制御部を備える。

Abstract translation: 缓存存储器包括方式（0至3）和控制单元。 对于每个高速缓存条目，方式（0至3）存储使用标志U以指示是否进行访问。 当命中发生时，控制单元将与高速缓存条目对应的使用标志U更新为指示进行访问的使用标志。 此时，如果集合中的所有其他使用标志均指示进行访问，则控制单元将集合中的所有其他使用标志重置为指示不进行访问的所有使用标志，并且从缓存条目对应 对于每个指示不进行访问的使用标志，选择要替换的高速缓存条目。

公开(公告)号：WO2012004972A1

公开(公告)日：2012-01-12

申请号：PCT/JP2011/003812

申请日：2011-07-04

Applicant: パナソニック株式会社 ,  田中 旭 ,  森下 広之 ,  井上 昭彦

Inventor： 田中　旭 ,  森下　広之 ,  井上　昭彦

IPC: G06F9/45

CPC classification number: G06F8/452 ,  G06F8/456

Abstract: 　プログラム生成装置は、ブロックを繰り返しＮ回（Ｎ≧２）処理する、ｉ（１≦ｉ＜Ｎ）回目の実行に係る前記ブロック内で定義された変数が、ｊ（ｉ＜ｊ≦Ｎ）回目の実行に係る前記ブロック内で参照される依存関係にあるループ処理を含むソースプログラムを参照し、ｉ回目の実行に係る前記ブロック及びｉ回目以外の実行に係る１以上の前記ブロックにおける変数表記の等価関係を算出し、前記依存関係にある全ての対象変数の表記について、当該対象変数の表記と等価な前記依存関係のない他の変数の表記を特定し、前記ループ処理のＭ回分（Ｍ≦Ｎ）の処理を行うための、特定した他の変数の表記を含んだ命令文を含むプログラムを生成する。

Abstract translation: 程序生成装置参考包括循环处理的源程序，用于重复处理块N次（N = 2），该块具有与i（1 = i

公开(公告)号：WO2007074583A1

公开(公告)日：2007-07-05

申请号：PCT/JP2006/322334

申请日：2006-11-09

Applicant: 松下電器産業株式会社 ,  森下 広之 ,  山本 崇夫 ,  中島 雅逸

Inventor： 森下 広之 ,  山本 崇夫 ,  中島 雅逸

IPC: G06F9/38

CPC classification number: G06F9/3885 ,  G06F9/30014 ,  G06F9/30181 ,  G06F9/3897

Abstract: 　命令を実行する演算器が複数実装されているプロセッサ（１０１）は、回路構成が動的に再構成不可能な固定機能演算器（１２１～１２３）と、回路構成が動的に再構成可能な再構成可能演算器（１２５）と、データの依存性が存在しない命令群の中から、固定機能演算器（１２１～１２３）および再構成可能演算器（１２５）に対して、個別に命令を割り当て、個別に割り当てた命令を割り当て先に発行する演算制御部（１１３）とを備える。

Abstract translation: 提供了一种具有安装在其中用于执行指令的多个功能单元的处理器（101）。 处理器（101）包括固定功能单元（121-123），其电路结构不能被动态地重构，具有动态可重构电路结构的可重构功能单元（125）和用于分配指令的功能控制单元（113） 从不具有数据依赖性的指令组分别发送到固定功能单元（121-123）和可重构功能单元（125），从而向分配对象发出单独分配的指令。

公开(公告)号：WO2006013839A1

公开(公告)日：2006-02-09

申请号：PCT/JP2005/014077

申请日：2005-08-02

Applicant: 松下電器産業株式会社 ,  森下 広之 ,  田中 健 ,  前田 昌樹 ,  若山 順彦

Inventor： 森下 広之 ,  田中 健 ,  前田 昌樹 ,  若山 順彦

IPC: G06F15/80

CPC classification number: G06F15/8007 ,  G06F1/3203 ,  G06F9/3842 ,  G06F9/3885 ,  H04N19/43 ,  H04N19/61

Abstract: 　アレイ型演算装置は、順に配置された複数のプロセッサエレメントで構成されたプロセッサアレイを備え、１サイクル毎に、1個の命令を発行し、１サイクル毎に、最初のプロセッサエレメントの動作を制御する為の動作制御情報を作成し、作成した動作制御情報と1個の命令とに基づき、最初のプロセッサエレメントに対する命令を生成し、他のプロセッサエレメントの動作を制御する為の動作制御情報を、1つ前のプロセッサエレメントの動作を制御する為に作成した動作制御情報を基に作成し、作成した動作制御情報と前記命令取得手段で取得した1個の命令とに基づき、前記プロセッサエレメントに対する命令を生成する。

Abstract translation: 阵列型操作装置包括由连续布置的多个处理器元件形成的处理器阵列。 阵列型操作装置每一周期发出一个指令，并创建用于控制每个周期的第一处理器元件的操作的操作控制信息。 根据创建的操作控制信息和一个指令，阵列类型操作装置根据为控制操作创建的操作控制信息产生用于第一处理器元件的指令并创建用于控制其他处理器元件的操作的操作控制信息 的前一处理器元件。 根据创建的操作控制信息和由指令获取装置获取的一个指令，阵列类型操作装置产生处理器元件的指令。

公开(公告)号：WO2012004990A1

公开(公告)日：2012-01-12

申请号：PCT/JP2011/003861

申请日：2011-07-06

Applicant: パナソニック株式会社 ,  森下 広之

Inventor： 森下　広之

IPC: G06F9/52 ,  G06F9/38

CPC classification number: G06F9/3009 ,  G06F9/30047 ,  G06F9/30076 ,  G06F9/3834 ,  G06F9/3838 ,  G06F9/3851 ,  G06F9/4812 ,  G06F9/4843 ,  G06F9/526

Abstract: 　複数の命令と１つの読み出し命令との依存関係を保つことのできるプロセッサを提供する。　複数のスレッドを実行するプロセッサは、他のスレッドと共通に利用するメモリ領域への書き込みを行う一のスレッドにおいて前記メモリ領域への書き込みが完了したこと保証する位置に存在する命令を実行すると、当該メモリ領域への書き込みが完了したか否かを示す利用情報に、当該一のスレッドによる当該メモリ領域への書き込みが完了したことを示す旨を設定し、前記利用情報が前記一のスレッドによる前記メモリ領域への書き込みが完了したことを示している場合には、他のスレッドによる前記メモリ領域に存在するデータの読み出し命令を実行し、前記利用情報が前記一のスレッドによる前記メモリ領域への書き込みが完了していないことを示している場合には、当該読み出し命令の実行を抑止する。

Abstract translation: 提供了能够维持多个命令和单个读取命令之间的依赖性的处理器。 当执行多个线程的处理器执行存在于保证写入到存储器区域的单个线程中的命令，该单个线程将写入与另一线程共同使用的存储器区域时， 所述处理器指示所述单线程在表示是否完成对所述存储器区域的写入的使用信息中已经完成对所述存储器区域的写入。 当使用信息指示单线程已经写入存储器区域时，处理器执行另一线程的命令来读取存储区域中存在的数据。 当使用信息指示单线程尚未完成对存储器区域的写入时，防止所述读取命令的执行。

公开(公告)号：WO2013054468A1

公开(公告)日：2013-04-18

申请号：PCT/JP2012/005743

申请日：2012-09-11

Applicant: パナソニック株式会社 ,  西村 隆 ,  森下 広之

Inventor： 西村　隆 ,  森下　広之

IPC: G06F9/315 ,  G06F9/34 ,  G06F17/16

CPC classification number: G06F17/30244 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109

Abstract: 　行列データを格納でき、要素データ単位で読み出せるレジスタ群と、同一列の要素データがそれぞれ別の列となるように行データごとに並び替える出力データ並替部と、並び替えられた行列データをレジスタ群に書き込み、同一の列に属する要素データがレジスタ群に記憶される場所を示す列位置情報を用いて要素データの集合をレジスタ群から読み出すレジスタアクセス部と、読み出した要素データの集合を並び替える入力データ並替部と、並び替えられた要素データの集合に演算を行う演算処理部と、並替情報と列位置情報を生成してデータの並び替えを制御する転置制御部とを備え、データ列の並び替えをレジスタ群への格納時と読み出し時に行うことで、転置処理を高速化する。

Abstract translation: 本发明提供有：可以存储矩阵数据并以元素数据单元读取数据的寄存器组; 输出数据排序单元，用于对每行元素数据进行排序，使得相同列的元素数据重新排列成不同的列; 寄存器访问单元，用于将排序的矩阵数据写入寄存器组，并且通过使用指示属于同一列的元素数据的位置的列位置信息已经被存储在寄存器组中来从寄存器组读取元件数据的集合 ; 输入数据排序单元，用于对读取的元素数据的集合进行排序; 计算处理单元，用于对元素数据的分类集合执行计算; 以及转置控制单元，用于产生分类信息和列位置信息并控制数据的排序。 通过在寄存器组中存储时执行数据列排序，并且从寄存器组读出时，转置处理的速度增加。