公开(公告)号：WO2015016615A1

公开(公告)日：2015-02-05

申请号：PCT/KR2014/007009

申请日：2014-07-30

Applicant: 삼성전자 주식회사

Inventor： 강병익 ,  박진영 ,  이승욱 ,  홍은석

IPC: G06F13/16 ,  G06F12/00

CPC classification number: G06F12/023 ,  G06F12/0888 ,  G06F13/1663 ,  G06F13/1694 ,  G06F13/18 ,  G06F2212/1016 ,  G06F2212/1044 ,  Y02D10/13 ,  Y02D10/14

Abstract: 본 발명은 프로세서 및 메모리에 관한 것이다. 더욱 상세하게는 여러 마스터 IP들(master IPs)이 접근 가능한 스위칭 가능한 온 칩 메모리(switchable on chip memory) 및 그 제어 방법에 관한 것으로, 본 발명의 일 실시예에 따른 온 칩 메모리의 메모리 제어 방법은, 각각의 마스터 IP(Intellectual Properties) 별 모드, 우선순위, 필요한 메모리의 공간 크기 및 다른 마스터 IP와의 상관관계 중 적어도 하나를 포함하는 메모리 할당 정보를 설정하는 단계; 및 상기 메모리 할당 정보를 이용하여 상기 각각의 마스터 IP 별 메모리를 할당하는 단계;를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 내장된(embedded) SoC 내의 다양한 마스터(master) IP들이 온 칩 버퍼와 온 칩 캐시의 장점을 모두 활용할 수 있다.

Abstract translation: 本发明涉及处理器和存储器。 更具体地，本发明涉及可通过各种主要知识产权（IP）访问的可切换片上存储器及其控制方法，并且根据本发明的一个实施例的用于控制片上存储器的方法可以 包括以下步骤：设置包括各个主IP的模式，优先级，所需存储器的空间大小以及与其他主IP的相关性中的至少一个的存储器分配信息; 以及通过使用存储器分配信息为各个主IP分配存储器。 根据本发明的一个实施例，嵌入式SoC内的各种主IP能够利用片上缓冲器和片上高速缓存的所有优点。

公开(公告)号：WO2018124707A1

公开(公告)日：2018-07-05

申请号：PCT/KR2017/015499

申请日：2017-12-26

Applicant: 삼성전자 주식회사

Inventor： 강병익 ,  김길윤 ,  이성규

IPC: G06N3/063 ,  G06N3/08

Abstract: 전자 장치가 개시된다. 상기 전자 장치는, 복수의 신경망 연산 중 어느 하나의 신경망 연산을 수행할 수 있는 제1 연산부, 지정된 신경망 연산을 수행하도록 설정된 하드웨어 가속기를 포함하는 제2 연산부, 및 상기 제1 연산부 및 상기 제2 연산부 사이에 연결되는 인터페이스 컨트롤러(interface controller)를 포함할 수 있다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.

公开(公告)号：WO2013066124A1

公开(公告)日：2013-05-10

申请号：PCT/KR2012/009224

申请日：2012-11-05

Applicant: 삼성전자 주식회사

Inventor： 강병익 ,  김중백 ,  이승욱

IPC: G06F9/48

CPC classification number: G06F13/26 ,  G06F9/4812 ,  G06F9/5083 ,  G06F2213/2414

Abstract: 본 발명은 멀티 코어 시스템에서 인터럽트 할당 방법 및 장치에 관한 것으로, 본 발명의 일 실시 예에 따르는 멀티 코어 시스템에서 인터럽트 할당 방법은, 각 인터럽트 유형의 인터럽트 로드를 추출하는 인터럽트 로드 추출 단계, 각 코어의 태스크 로드를 추출하는 단계, 상기 각 코어의 태스크 로드 사이의 차이를 이용하여 웨이팅 팩터를 결정하는 웨이팅 팩터 결정 단계, 웨이팅 팩터를 반영하여 인터럽트 로드의 환산값을 추출하는 단계 및 상기 각 코어에 할당된 인터럽트 로드의 환산값 및 할당된 태스크 로드의 합이 균일하도록 각 인터럽트 유형을 코어에 할당하는 인터럽트 할당 단계를 포함할 수 있다. 본 발명의 일 실시 예에 따르면 태스크 처리 및 인터럽트 처리가 모두 효율적으로 되도록 인터럽트를 할당할 수 있다.

Abstract translation: 本发明涉及一种用于在多核系统中分配中断的方法和装置。 根据本发明的一个实施例的用于在多核系统中分配中断的方法包括：中断负载提取步骤，提取每个中断类型的中断负载; 提取每个核心的任务负载的步骤; 加权因子确定步骤，使用核心的任务负载之间的差来确定加权因子; 反映加权因子以提取中断负载的转换值的步骤; 以及中断分配步骤，将中断类型分配给核，使得分配给每个核的所述中断负载的转换值和所分配的任务负载之和是一致的。 根据本发明的一个实施例，可以分配中断，使得可以以有效的方式执行任务处理和中断处理。

公开(公告)号：WO2015057031A1

公开(公告)日：2015-04-23

申请号：PCT/KR2014/009849

申请日：2014-10-20

Applicant: 삼성전자 주식회사

Inventor： 강병익 ,  박진영 ,  신희섭 ,  이승욱

IPC: G06F12/00

CPC classification number: G06F12/023 ,  G06F2212/401

Abstract: 본 발명은 전자 장치의 메모리 압축 방법 및 장치에 관한 것으로, 보다 구체적으로 본 발명의 전자 장치의 메모리 압축 방법은 제1 어플리케이션에 대한 실행 요청을 감지하는 감지 단계, 상기 제1 어플리케이션 실행을 위해 메모리 압축이 필요한지 여부를 판단하는 판단 단계, 메모리 압축이 필요한 경우, 상기 전자 장치의 백그라운드 상에서 실행 중인 어플리케이션에 대응하는 메모리를 압축하는 압축 단계, 및 상기 제1 어플리케이션을 실행하는 실행 단계를 포함하는 것을 특징으로 한다.

Abstract translation: 本发明涉及一种用于压缩电子设备的存储器的方法和装置。 更具体地，根据本发明的用于压缩电子设备的存储器的方法包括：检测步骤，用于检测执行第一应用的请求; 确定是否需要存储器压缩来执行第一应用程序的确定步骤; 如果需要存储器压缩，则压缩在电子设备的背景中运行的与应用相对应的存储器的压缩步骤; 以及执行第一应用程序的执行步骤。