公开(公告)号：WO2019143052A1

公开(公告)日：2019-07-25

申请号：PCT/KR2019/000133

申请日：2019-01-04

Applicant: 한양대학교 산학협력단

Inventor： 박재근 ,  최진영 ,  전한솔 ,  이동기 ,  케이콘도 ,  백종웅

IPC: H01L43/08 ,  H01L43/02

CPC classification number: H01L43/02 ,  H01L43/08

Abstract: 본 발명은 메모리 소자를 개시한다. 본 발명의 실시예에 따른 메모리 소자는 기판 상에 형성되는 하부 전극, 시드층, 하부 합성 교환 반자성층, 자기 터널 접합, 상부 합성 교환 반자성층 및 상부 전극이 적층 되고, 상기 자기 터널 접합은, 하부 고정층, 하부 터널 배리어층, 하부 자유층, 분리층, 상부 자유층, 상부 터널 배리어층 및 상부 고정층이 순차적으로 적층된 것을 특징으로 한다.