公开(公告)号：WO2017222633A1

公开(公告)日：2017-12-28

申请号：PCT/US2017/029406

申请日：2017-04-25

Applicant: QUALCOMM INCORPORATED

Inventor： WANG, Chun

IPC: G09G5/393 ,  G06T3/60

Abstract: This disclosure describes an apparatus and techniques for rotating image data. The rotation techniques may include fetching a strip of a block of image data from an external memory, writing the strip into a strip buffer in a first scan direction, reading a micro-block of pixels of the strip in the strip buffer in the first scan direction and writing the micro-block into a rotation buffer in the first scan direction, and rotating the micro-block of pixels by reading the micro-block of pixels in the rotation buffer in a second scan direction, the second scan direction different from the first scan direction, and writing the micro-block of pixels into a rotation memory in the second scan direction.

Abstract translation: 本公开描述了用于旋转图像数据的装置和技术。 旋转技术可以包括：从外部存储器获取图像数据块的条带，在第一扫描方向上将条带写入条带缓冲器中，在第一扫描中读取条带缓冲器中的条带的像素的微块 并且在第一扫描方向上将微块写入到旋转缓冲器中，并且通过在第二扫描方向上读取旋转缓冲器中的像素的微块来旋转像素的微块，第二扫描方向不同于 第一扫描方向，并且将像素的微块在第二扫描方向上写入旋转存储器中。

公开(公告)号：WO2018080625A1

公开(公告)日：2018-05-03

申请号：PCT/US2017/048030

申请日：2017-08-22

Applicant: QUALCOMM INCORPORATED

Inventor： WANG, Chun

IPC: G09G5/42 ,  G06F3/14 ,  G09G5/397 ,  G09G5/14

CPC classification number: G06T1/20 ,  G06F3/1446 ,  G06T1/60 ,  G06T11/00 ,  G06T11/60 ,  G09G5/14 ,  G09G5/397 ,  G09G5/42 ,  G09G2300/026 ,  G09G2340/02 ,  G09G2340/12 ,  G09G2352/00 ,  G09G2360/06 ,  G09G2360/08 ,  G09G2360/122 ,  G09G2360/128 ,  G09G2360/18

Abstract: In general, techniques are described for performing multi-layer image fetching using a single hardware image fetcher pipeline of a display processor (18). A device comprising a layer buffer (26), and a display processor (18) may be configured to perform Direct Memory Access (DMA) techniques. The layer buffer (26) may be configured to store two or more independent layers (27A-27N), each layer representing either a seperate, independent image, or a portion of a seperate, independent image. The display processor may include a single hardware image fetcher pipeline. The single hardware image fetcher pipeline, through the use of two or more image fetchers (24A-24N), may be configured to concurrently retrieve two or more independent layers (27A-27N) from the layer buffer (26). Content of the layers are then concurrently processed (28, 30A-30N) and output by two or more outputs (38) of the single hardware image fetcher pipeline. A composition formed from the two or more processed independent layers form one of the frames to be displayed by one or more display units.

Abstract translation: 通常，描述了使用显示处理器（18）的单个硬件图像获取器管线来执行多层图像获取的技术。 包括层缓冲器（26）和显示处理器（18）的设备可以被配置为执行直接存储器访问（DMA）技术。 层缓冲器（26）可以被配置为存储两个或更多个独立层（27A-27N），每个层表示单独的独立图像或者独立图像的一部分。 显示处理器可以包括单个硬件图像获取器管线。 通过使用两个或更多个图像获取器（24A-24N），单个硬件图像获取器管线可以被配置为从层缓冲器（26）并发地检索两个或更多个独立层（27A-27N）。 然后同时处理层的内容（28,30A-30N）并且由单个硬件图像获取器管线的两个或更多个输出（38）输出。 由两个或多个处理过的独立层形成的构图形成了要由一个或多个显示单元显示的一个帧。