公开(公告)号：WO2015068570A1

公开(公告)日：2015-05-14

申请号：PCT/JP2014/078026

申请日：2014-10-22

Applicant: シャープ株式会社

Inventor： 朝井　淳毅 ,  光田　浩二

IPC: G09G5/00 ,  G09G5/397 ,  G09G5/399 ,  H04N5/66

CPC classification number: G09G5/363 ,  G09G5/397 ,  G09G2360/126 ,  G09G2360/127 ,  G09G2360/128

Abstract: 　表示制御装置（１）は、ＤＲＡＭ（３１）と、ＤＲＡＭ（３１）よりも消費電力が小さいＳＲＡＭ（３２）とを備え、更新判定部（６１）が画像データの更新が無いと判定した場合、２次圧縮部（７０）が画像データを圧縮してＳＲＡＭ（３２）に格納し、ＤＲＡＭ（３１）は記憶保持動作を停止し、伸長部（４０）は圧縮された画像データを伸長しＬＣＤ（３）へと出力する。

Abstract translation: 显示控制装置（1）具有DRAM（31）和功耗小于DRAM（31）的DRAM（32）的SRAM（32）。 当更新确定单元（61）确定图像数据未被更新时，次级压缩单元（70）压缩图像数据并将压缩数据存储在SRAM（32）中，DRAM（31）停止存储保留操作 ，并且扩展单元（40）扩展压缩图像数据并将扩展数据输出到LCD（3）。

公开(公告)号：WO2007127387A3

公开(公告)日：2008-01-24

申请号：PCT/US2007010274

申请日：2007-04-27

Applicant: UNISYS CORP

Inventor： SMITH GERALD R ,  KOZLOWSKI WILLIAM L

IPC: H04N1/32

CPC classification number: H04N1/32358 ,  G09G2360/128 ,  H04N1/3247 ,  H04N1/32475 ,  H04N2201/3287

Abstract: A system and method for capturing and transposing vertically scanned documents in an imaging system uses a paged buffer memory, such as DDR SDRAM. Images are captured in the paged buffer memory by writing the images into memory cells in a series of columns, and images are transposed by reading the images from the memory cells in a series of rows. During transposition, the memory cells are partitioned into a plurality of column groups so that a plurality of consecutive pixels of a digitized image can be written on the same memory page. The image is read from the buffer memory in a series of rows arranged in a plurality of groups of consecutive pixels so that a plurality of consecutive pixels can be read from the same memory page.

Abstract translation: 用于在成像系统中捕获和转置垂直扫描的文档的系统和方法使用诸如DDR SDRAM的分页缓冲存储器。 通过将图像写入一系列列的存储单元中，将图像捕获在分页缓冲存储器中，并且通过从一系列行中的存储器单元读取图像来转置图像。 在转置期间，存储器单元被分割成多个列组，使得可以将数字化图像的多个连续像素写入同一存储器页面。 该图像以排列在多个连续像素组中的一系列行从缓冲存储器中读取，使得可以从同一存储器页面读取多个连续像素。

公开(公告)号：WO2008007419A1

公开(公告)日：2008-01-17

申请号：PCT/JP2006/313688

申请日：2006-07-10

Applicant: 富士通株式会社 ,  山田 淳 ,  南艸 恭紹

Inventor： 山田 淳 ,  南艸 恭紹

IPC: G06F12/00

CPC classification number: G06F13/1605 ,  G09G5/393 ,  G09G2360/126 ,  G09G2360/128

Abstract: 　アクセス制御部は、システムバスを介して供給されるアクセス要求を受け、受けたアクセス要求に応じてメモリをアクセスするための内部アクセス要求をメモリに出力する。画像処理部は、システムバスを介して供給される画像データを画像処理する。書き込み画像選択部は、画像処理部で画像処理された処理画像データおよびシステムバスを介して供給される画像データのいずれかを書き込み選択指示に応じて選択し、選択したデータをメモリに出力する。これにより、画像処理部で処理された処理画像データを、システムバスを介することなくメモリに書き込むことができる。この結果、画像処理に伴ってメモリをアクセスするときに、システムバスの使用率が低下することを防止できる。

Abstract translation: 访问控制单元接收通过系统总线提供的访问请求，并向内存提供响应于所接收的访问请求访问存储器的内部访问请求。 图像处理单元对通过系统总线提供的图像数据进行图像处理。 写入图像选择单元根据写入选择指令选择由图像处理单元处理的图像数据或通过系统总线提供的图像数据，并将所选择的图像数据输出到存储器。 因此，不能通过系统总线但由图像处理单元处理的图像数据可以写入存储器。 结果，当相对于图像处理访问存储器时，可以防止系统总线的利用下降。

公开(公告)号：WO0221489A9

公开(公告)日：2003-11-20

申请号：PCT/US0127585

申请日：2001-09-06

Applicant: ACTUALITY SYSTEMS INC ,  HALL DEIRDRE M

Inventor： HALL DEIRDRE M

IPC: G03B21/00 ,  G02B27/22 ,  G06T1/60 ,  G06T15/00 ,  G06T15/20 ,  G09G3/00 ,  G09G5/02 ,  G09G5/36 ,  G09G5/37 ,  G09G5/393 ,  G09G5/399 ,  H04N13/00 ,  G09G1/16

CPC classification number: H04N13/0275 ,  G02B27/2285 ,  G03B25/02 ,  G06T1/60 ,  G06T15/00 ,  G06T15/005 ,  G06T15/20 ,  G09G3/002 ,  G09G3/003 ,  G09G3/005 ,  G09G5/022 ,  G09G5/363 ,  G09G5/393 ,  G09G5/399 ,  G09G2360/128 ,  H04N13/0051 ,  H04N13/0055 ,  H04N13/0059 ,  H04N13/0285 ,  H04N13/0493 ,  H04N13/0497

Abstract: A graphics memory system for managing image data for a volumetric display that display volumetric images, the system including a first buffer memory with a first predefined address space for holding image data for a three-dimensional image; a second buffer memory with as second predefined address space for holding image data for a three-dimensional image, wherein the first and second predefined address spaces are the same; and a voxel router in communication with both the first and second buffer memories, wherein the voxel router is configured to use a selectable one of the first and second buffer memories as an active memory out of which stored image data is to be read for display on the volumetric display and to use the other of the first and second buffer memories as an inactive memory into which image data is to be written.

Abstract translation: 一种用于管理显示体积图像的体积显示器的图像数据的图形存储器系统，该系统包括具有用于保存三维图像的图像数据的第一预定义地址空间的第一缓冲存储器; 具有用于保持三维图像的图像数据的第二预定义地址空间的第二缓冲存储器，其中所述第一和第二预定义地址空间相同; 以及与所述第一和第二缓冲存储器通信的体素路由器，其中，所述体素路由器被配置为使用所述第一和第二缓冲存储器中的可选择的一个作为活动存储器，存储的图像数据将被读取以用于显示 并且使用第一和第二缓冲存储器中的另一个作为要写入图像数据的非活动存储器。

公开(公告)号：WO2008150768A1

公开(公告)日：2008-12-11

申请号：PCT/US2008/064868

申请日：2008-05-27

Applicant: WIQUEST COMMUNICATIONS, INC. ,  STIVERS, Fred, S. ,  FERNANDES, Felix, C. ,  SCHRUM, JR., Sidney, B. ,  SHOEMAKE, Matthew, B.

Inventor： STIVERS, Fred, S. ,  FERNANDES, Felix, C. ,  SCHRUM, JR., Sidney, B. ,  SHOEMAKE, Matthew, B.

IPC: G06F3/00

CPC classification number: H04L47/10 ,  G09G5/003 ,  G09G2360/122 ,  G09G2360/128 ,  G09G2360/18 ,  G09G2370/10 ,  G09G2370/16 ,  H04L47/14 ,  H04L47/23 ,  H04L47/32 ,  H04N21/43615 ,  H04N21/43637 ,  H04N21/440281 ,  H04N21/4621

Abstract: A system, method and computer-readable medium for reducing the required throughput in an ultra-wideband system is provided. A temporal sub-sampling routine limits the number of frames, or portions thereof, to be transmitted to a sink over an RF link. The temporal sub sampling routine may have a fixed, or static, sub-sampling rate that specifies the rate at which frames are discarded. In accordance with another embodiment, an automatic temporal sub-sampling mechanism is provided. Additionally, a tile copying mechanism may be implemented for reducing the throughput of the RF link. A WDV subsystem may include an interface to an external frame buffer that facilitates the temporal sub-sampling and tile copy routines disclosed herein.

Abstract translation: 提供了一种用于在超宽带系统中降低所需吞吐量的系统，方法和计算机可读介质。 时间子采样程序限制要通过RF链路传送到宿的帧数或其部分。 时间子采样例程可以具有固定或静态的子采样速率，其指定帧被丢弃的速率。 根据另一实施例，提供自动时间子采样机构。 另外，可以实现瓦片复制机构以降低RF链路的吞吐量。 WDV子系统可以包括与外部帧缓冲器的接口，其有助于本文公开的时间子采样和瓦片复制例程。

公开(公告)号：WO2007112021A3

公开(公告)日：2008-06-19

申请号：PCT/US2007007284

申请日：2007-03-22

Applicant: ONE LAPTOP PER CHILD ASS INC

Inventor： FOSTER MARK J ,  JEPSEN MARY LOU ,  GETTYS JAMES ,  BOVE V MICHAEL JR

IPC: G06F3/038

CPC classification number: G09G5/363 ,  G09G3/3406 ,  G09G5/028 ,  G09G2330/021 ,  G09G2340/0414 ,  G09G2340/0421 ,  G09G2340/0428 ,  G09G2360/128 ,  G09G2360/18

Abstract: A method, system and computer program product for a display system driving a display device is provided. The display system includes a processor, a primary display controller, a secondary display controller and the display device. The primary display controller receives display data that is sent by the processor. The primary display controller also drives the display device when the processor sends new display frames. When these display frames are sent by the processor continuously, control of the display device is switched to the secondary display controller, which is optimized for a low-power operation.

Abstract translation: 提供了一种用于驱动显示装置的显示系统的方法，系统和计算机程序产品。 显示系统包括处理器，主显示控制器，次显示控制器和显示设备。 主显示控制器接收由处理器发送的显示数据。 当处理器发送新的显示帧时，主显示控制器还驱动显示设备。 当连续地由处理器发送这些显示帧时，将显示设备的控制切换到针对低功率操作而优化的辅助显示控制器。

公开(公告)号：WO2007112021A2

公开(公告)日：2007-10-04

申请号：PCT/US2007/007284

申请日：2007-03-22

Applicant: ONE LAPTOP PER CHILD ASSOCIATION, INC.

Inventor： FOSTER, Mark, J. ,  JEPSEN, Mary Lou ,  GETTYS, James ,  BOVE, V., Michael, Jr.

IPC: G09G5/00

CPC classification number: G09G5/363 ,  G09G3/3406 ,  G09G5/028 ,  G09G2330/021 ,  G09G2340/0414 ,  G09G2340/0421 ,  G09G2340/0428 ,  G09G2360/128 ,  G09G2360/18

Abstract: A method, system and computer program product for a display system driving a display device is provided. The display system includes a processor, a primary display controller, a secondary display controller and the display device. The primary display controller receives display data that is sent by the processor. The primary display controller also drives the display device when the processor sends new display frames. When these display frames are sent by the processor continuously, control of the display device is switched to the secondary display controller, which is optimized for a low-power operation.

Abstract translation: 提供了一种用于驱动显示装置的显示系统的方法，系统和计算机程序产品。 显示系统包括处理器，主显示控制器，次显示控制器和显示设备。 主显示控制器接收由处理器发送的显示数据。 当处理器发送新的显示帧时，主显示控制器还驱动显示设备。 当连续地由处理器发送这些显示帧时，将显示设备的控制切换到针对低功率操作而优化的辅助显示控制器。

公开(公告)号：WO02021851A2

公开(公告)日：2002-03-14

申请号：PCT/US2001/027591

申请日：2001-09-06

IPC: G03B21/00 ,  G02B27/22 ,  G06T1/60 ,  G06T15/00 ,  G06T15/20 ,  G09G3/00 ,  G09G5/02 ,  G09G5/36 ,  G09G5/37 ,  G09G5/393 ,  G09G5/399 ,  H04N13/00

CPC classification number: G03B25/02 ,  G02B27/2285 ,  G06T1/60 ,  G06T15/00 ,  G06T15/005 ,  G06T15/20 ,  G09G3/002 ,  G09G3/003 ,  G09G3/005 ,  G09G5/022 ,  G09G5/363 ,  G09G5/393 ,  G09G5/399 ,  G09G2360/128 ,  H04N13/167 ,  H04N13/189 ,  H04N13/194 ,  H04N13/275 ,  H04N13/286 ,  H04N13/393 ,  H04N13/398

Abstract: The invention features a volumetric display system including an optical relay, a motor, a support structure coupled to the motor, a projection screen disposed on the support structure, and a projection optic. During operation, the projection optic receives a light beam from the optical relay and projects the light beam onto the projection screen. Also, the motor rotates the support structure, the projection screen, and the projection optic about a rotation axis.

Abstract translation: 本发明的特征在于一种体积显示系统，包括光学继电器，马达，耦合到马达的支撑结构，设置在支撑结构上的投影屏幕和投影光学元件。 在操作期间，投影光学器件接收来自光学继电器的光束并将光束投影到投影屏幕上。 此外，电动机围绕旋转轴线旋转支撑结构，投影屏幕和投影光学元件。

公开(公告)号：WO98047075A1

公开(公告)日：1998-10-22

申请号：PCT/US1998/006475

申请日：1998-04-07

IPC: G06F13/36 ,  G06F13/40 ,  G09G1/16 ,  G09G5/00 ,  G09G5/36 ,  G09G5/39 ,  G09G5/393

CPC classification number: G06F13/4022 ,  G09G5/001 ,  G09G5/363 ,  G09G5/393 ,  G09G2300/0408 ,  G09G2360/121 ,  G09G2360/125 ,  G09G2360/128

Abstract: A computer system is provided including a CPU, a graphics controller, system memory, data steering logic, a DMA controller and arbitration logic. The graphics controller and system memory are coupled to a high-speed data bus. Data accessed by the CPU, the DMA controller and the graphics controller is all stored in the system memory. The data steering logic is also coupled to the high-speed data bus and to a low-speed data bus, and to the CPU. The data steering logic is configured to selectively couple the CPU to either the high-speed data bus or the low-speed data bus, thereby accommodating data transfers between the CPU and a bus device connected to the slow-speed data bus concurrent with data transfers between the graphics controller and the system memory. The data steering logic may also accommodate data transfers by the DMA controller on the slow-speed data bus concurrent with graphics controller data transfers. The arbitration logic arbitrates for access to the system memory between the CPU, DMA controller and graphics controller. In an alternative mode, the data steering logic accommodates data transfers between the CPU and the system memory over both the high-speed and slow-speed buses as a single double width high-speed bus. The CPU, graphics controller, DMA controller, data steering logic and arbitration logic as described above may all be included within a single integrated circuit device along with various PC compatibility cores, thus achieving a low-cost, low-space system without sacrificing overall performance.

Abstract translation: 提供了包括CPU，图形控制器，系统存储器，数据导向逻辑，DMA控制器和仲裁逻辑的计算机系统。 图形控制器和系统存储器耦合到高速数据总线。 由CPU，DMA控制器和图形控制器访问的数据都存储在系统存储器中。 数据转向逻辑还耦合到高速数据总线和低速数据总线以及CPU。 数据转向逻辑被配置为选择性地将CPU耦合到高速数据总线或低速数据总线，由此容纳CPU与与慢速数据总线连接的总线设备之间的数据传输，同时与数据传输 在图形控制器和系统内存之间。 与图形控制器数据传输同时，数据转向逻辑还可以容纳由DMA控制器在慢速数据总线上的数据传送。 仲裁逻辑仲裁访问CPU，DMA控制器和图形控制器之间的系统内存。 在替代模式中，数据转向逻辑适应于高速和低速总线之间的CPU和系统存储器之间的数据传输，作为单个双宽度高速总线。 如上所述的CPU，图形控制器，DMA控制器，数据转向逻辑和仲裁逻辑可以与各种PC兼容性核心一起被包括在单个集成电路设备内，从而实现低成本，低空间系统而不牺牲整体性能 。

公开(公告)号：WO2015161574A1

公开(公告)日：2015-10-29

申请号：PCT/CN2014/083167

申请日：2014-07-28

Applicant: 利亚德光电股份有限公司

Inventor： 雷伟林 ,  卢长军 ,  张龙虎 ,  孙铮

IPC: H04N7/01 ,  H04N7/015

CPC classification number: H04N5/265 ,  G09G3/3208 ,  G09G5/005 ,  G09G5/008 ,  G09G2340/0407 ,  G09G2340/0435 ,  G09G2360/121 ,  G09G2360/122 ,  G09G2360/123 ,  G09G2360/126 ,  G09G2360/127 ,  G09G2360/128 ,  G09G2370/12 ,  G09G2370/14 ,  H04N5/04 ,  H04N5/9205 ,  H04N7/01 ,  H04N7/015

Abstract: 本发明公开了一种用于LED电视的数据处理方法、装置及LED电视。其中，该数据处理装置包括：信号处理芯片，用于将接收到的电视信号进行制式转换得到预设制式的第一视频信号；视频处理芯片，与信号处理芯片连接，用于对第一视频信号进行时钟同步处理得到第二视频信号，输出第二视频信号至LED显示器。采用本发明，解决现有技术中LED电视只能显示单一制式的电视信号的问题，实现了LED电视可以显示多种制式、多种格式的视频的效果。