公开(公告)号：WO2013110613A1

公开(公告)日：2013-08-01

申请号：PCT/EP2013/051149

申请日：2013-01-22

Applicant: ST-ERICSSON SA

Inventor： JACQUET, David ,  O'SHEA, Philip ,  PRUNIER, Jacques

IPC: G06F1/12

CPC classification number: H03L7/00 ,  G06F1/12 ,  H03K5/135 ,  H04L7/0037

Abstract: The present invention relates to a signal synchronization circuit comprising at least one synchronizer (2.1 - 2.2) comprising a number N of series connected clock delay elements (3.1 - 3.3), N being equal to or greater than unity and a clock signal generator (1) arranged for generating a modulated clock signal adapted to clock the clock delay element (3.1 - 3.3) or elements of the at least one synchronizer (2.1 - 2.2). The clock generator (1) is arranged to receive a clock signal (5) and at least one operating value (6) and to generate the modulated clock signal (1 out) from the clock signal (5) modified based on the operating value (6).

Abstract translation: 信号同步电路技术领域本发明涉及一种信号同步电路，其包括至少一个同步器（2.1-2.2），其包括N个串联连接的时钟延迟元件（3.1-3.3），N等于或大于1，以及一个时钟信号发生器 ），用于产生适于对所述时钟延迟元件（3.1-3.3）或所述至少一个同步器（2.1-2.2）的元件进行时钟的调制时钟信号。 时钟发生器（1）被布置成接收时钟信号（5）和至少一个操作值（6），并且从基于操作值（5）修改的时钟信号（5）产生调制时钟信号（1 out） 6）。