公开(公告)号：WO2016097795A1

公开(公告)日：2016-06-23

申请号：PCT/IB2014003176

申请日：2014-12-14

Applicant: VIA ALLIANCE SEMICONDUCTOR CO LTD

Inventor： REED DOUGLAS R

IPC: G06F12/08

CPC classification number: G06F12/023 ,  G06F12/0804 ,  G06F12/0846 ,  G06F12/0864 ,  G06F12/123 ,  G06F12/128 ,  G06F2212/1021 ,  G06F2212/282 ,  G06F2212/601 ,  G06F2212/6046 ,  Y02D10/13

Abstract: A cache stores 2ΛJ-byte cache lines has an array of 2ΛN sets each holds tags each X bits and 2∧W ways. An input receives a Q-bit address, MA[(Q-1):0], having a tag MA[(Q-1):(Q-X)] and index MA[(Q-X-1):J]. Q is at least (N+J+X-l). Set selection logic selects one set using the index and tag LSB; comparison logic compares all but the LSB of the tag with all but the LSB of each tag in the selected set and indicates a hit if a match; allocation logic, when the comparison logic indicates there is not a match: allocates into any of the 2ΛW ways of the selected set when operating in a first mode; and into a subset of the 2ΛW ways of the selected set when operating in a second mode. The subset of is limited based on bits of the tag portion.

Abstract translation: 高速缓存存储2ΛJ字节高速缓存线具有2ΛN个数组，每个保存标签每个X位和2∧W个方式。 输入接收具有标签MA [（Q-1）:( Q-X）]和索引MA [（Q-X-1）：J]的Q [M（Q-1）：0]的Q位地址。 Q至少为（N + J + X-1）。 设置选择逻辑使用索引和标签LSB选择一组; 比较逻辑将标签的LSB除了所有集合中的每个标签的所有LSB以外的所有LSB，并且如果匹配则表示一个命中; 分配逻辑，当比较逻辑指示不匹配时：在第一模式下操作时分配给所选集合的2ΛW方式中的任何一个; 并且当在第二模式下操作时，进入所选集合的2ΛW方式的子集。 基于标签部分的比特来限制子集。