STABLE POSITIVELY CHARGED ELECTRETS
    1.
    发明申请
    STABLE POSITIVELY CHARGED ELECTRETS 审中-公开
    稳定的充电电极

    公开(公告)号:WO1982004346A1

    公开(公告)日:1982-12-09

    申请号:PCT/US1982000768

    申请日:1982-06-07

    CPC classification number: H01G7/023 Y10T29/49226

    Abstract: Procede de production d'un materiau de teflon charge possedant une charge positive interne stable. Les ions positifs partiellement penetrants, qui peuvent etre produits, par exemple, par une decharge a couronne ou un rayon d'ions, sont appliques au teflon a une temperature elevee, d'une maniere caracteristique superieure a 100 Celsius pour une stabilite elevee. On a remarque que des charges positives internes stables peuvent etre obtenues par ce procede, la stabilite a la temperature ambiante etant dans quelques cas superieure a 2000 ans. Ceci est comparable a la stabilite de charge d'articles en teflon charges interieurement negativement. Des regions de charges interieures tant positives que negatives peuvent etre comprises dans le meme article. Plusieurs dispositifs utilisant du teflon charge peuvent etre fabriques, comprenant des microphones, des haut-parleurs, des filtres a air electrostatiques, etc. Des niveaux intermediaires de stabilite de charge, inferieurs au niveau maximum possible, peuvent egalement etre obtenus.

    A PACKAGE FOR A SEMICONDUCTOR CHIP HAVING A CAPACITOR AS AN INTEGRAL PART THEREOF
    2.
    发明申请
    A PACKAGE FOR A SEMICONDUCTOR CHIP HAVING A CAPACITOR AS AN INTEGRAL PART THEREOF 审中-公开
    用于作为其整体部分的电容器的半导体芯片的封装

    公开(公告)号:WO1982003947A1

    公开(公告)日:1982-11-11

    申请号:PCT/US1982000530

    申请日:1982-04-26

    Abstract: Un boitier pour une microplaquette a semiconducteurs (14) comprend un condensateur en ceramique a multi-couches en forme de cadre (20) faisant partie integrale de celle-ci. La microplaquette est montee dans la structure du condensateur. Des portions conductives du condensateur servent de bornes et de plaques du condensateur et d'organes plans de puissance et de terre (34 et 35) pour l'interconnexion d'une source d'alimentation de puissance exterieure a la microplaquette. A l'aide de ces organes plans, l'energie est distribuee a la microplaquette avec une faible impedance, sans phenomene transitoire, sans utiliser de conducteur de signaux multiples emanant du boitier. De plus, les conducteurs de signaux sont separes du plan de terre par un materiau de basse constante dielectrique (42). On obtient des conducteurs de signaux charges au minimum et caracterises par une impedance relativement constante selectionnee pour optimiser le transfert des signaux vers la microplaquette et depuis la microplaquette.

    A PLASMA-RECOMBINATION LASER HAVING HIGH POWER OUTPUT
    3.
    发明申请
    A PLASMA-RECOMBINATION LASER HAVING HIGH POWER OUTPUT 审中-公开
    具有高功率输出的等离子体重新激光

    公开(公告)号:WO1982003504A1

    公开(公告)日:1982-10-14

    申请号:PCT/US1982000272

    申请日:1982-03-05

    CPC classification number: H01S3/09 H01S3/097

    Abstract: A recombination type laser of high efficiency. Energy is applied to the laser (Fig. 6, 10, 11-12) in such manner as to a) create a plasma (120-124) and b) maintain the plasma at a high temperature unfavorable to recombination until the electron density has fallen into an optimum range for laser action. The energy can be provided from a single source, e.g., a high voltage, high current source (150) providing a dual pulse, or from multiple sources e.g., first (Fig. 7, 151) and second (152) electrical sources providing differently timed pulses.

    Abstract translation: 一种高效率的复合型激光器。 能量以这样的方式施加到激光器(图6,10,11-12),即a)产生等离子体(120-124),和b)将等离子体保持在不利于复合的高温,直到电子密度为 落入激光作用的最佳范围。 能量可以从单个源提供,例如提供双脉冲的高电压,高电流源(150),或者从多个源(例如,第一(图7,151)和第二(152))电源提供不同的方式 定时脉冲。

    GATED DIODE SWITCH
    4.
    发明申请
    GATED DIODE SWITCH 审中-公开
    栅极二极管开关

    公开(公告)号:WO1982003497A1

    公开(公告)日:1982-10-14

    申请号:PCT/US1982000364

    申请日:1982-03-25

    CPC classification number: H03K17/941 H01L29/7392 H03K17/567

    Abstract: Commutateur de haute tension a l'etat solide permettant un blocage bidirectionnel. se composant d'un premier corps de semi-conducteur du type p (16) separe d'un organe de support (substrat semi-conducteur) par une couche dielectrique (14) pourvue d'une region d'anode du type p (18) situee a une extremite du corps semi-conducteur, une region de cathode du type n + (24) situee a l'autre extremite, et une region de porte du type n + (20) situee entre les regions d'anode et de cathode. Le commutateur peut commuter dans un etat 'ARRET' (blocage), portant ainsi la region de la porte a la tension de l'anode. La concentration du support de la partie en vrac du corps semi-conducteur varie entre 2 x 1012 a 2 x 1013 impuretes/cm3. Un chemin resistif (R1) peut relier les regions d'anode et de cathode. Des circuits uniques de commandes sont aussi decrits.

    CLOCKED LOGIC CIRCUIT
    5.
    发明申请
    CLOCKED LOGIC CIRCUIT 审中-公开
    时钟逻辑电路

    公开(公告)号:WO1982000740A1

    公开(公告)日:1982-03-04

    申请号:PCT/US1981001014

    申请日:1981-07-30

    CPC classification number: H03K19/0963

    Abstract: Un circuit logique synchronise a IGFET comprend un transistor de precharge (Q1) possedant son canal connecte entre un terminal d'alimentation VDD et un terminal de sortie (SORTIE), un reseau fonctionnel (105) connecte entre le terminal de sortie et un noeud de commutation de mise a la masse (VSS), le reseau contenant une pluralite de transistors (Q2-Q5), les portes de chacun de ces transistors etant connectees de maniere a recevoir un signal respectif parmi une pluralite de signaux d'entree et son canal connecte aux canaux des autres transistors du reseau fonctionnel dans une configuration permettant au circuit d'executer une fonction logique predeterminee, et un transistor de commutation de mise a la masse (Q6) possedant son canal connecte entre le noeud de commutation de mise a la masse et un terminal d'alimentation VSS. La porte du transistor de commutation de mise a la masse recoit un signal synchronise qui desactive ce transistor pendant une phase de precharge du signal de synchronisation et le met en fonction pendant une phase active du signal de synchronisation. La porte du transistor de precharge est connectee a un generateur de precharge produisant un signal de tension qui polarise ce transistor de maniere a obtenir une conductance relativement elevee du canal pendant la phase de precharge et une conductance relativement faible du canal pendant la phase active. La polarisation appliquee a la porte du transistor de precharge est telle que la conductance du canal de ce transistor soit suffisante pour permettre au terminal de sortie le recouvrement de la charge perdue a la suite de fuites indesirables, mais la polarisation n'est pas assez elevee pour augmenter sensiblement la dissipation de puissance du circuit. Le circuit decrit permet ainsi d'obtenir des etats de sortie stables caracteristiques d'un circuit statique, tout en presentant une faible dissipation de puissance, des performances elevees et un faible comptage de transistors, caracteristiques d'un circuit dynamique.

    CONTINUOUS SPEECH RECOGNITION SYSTEM
    6.
    发明申请
    CONTINUOUS SPEECH RECOGNITION SYSTEM 审中-公开
    连续语音识别系统

    公开(公告)号:WO1981002943A1

    公开(公告)日:1981-10-15

    申请号:PCT/US1981000425

    申请日:1981-04-01

    CPC classification number: G10L15/12 G10L15/00

    Abstract: A continuous speech analyzer (Fig. 1) is adapted to recognize an utterance (101) as a series string of reference words (130) for which acoustic feature signals are stored (105). Responsive to the utterance (103) and reference word acoustic features (105), at least one reference word series is generated as a candidate for the utterance. Successive word positions for the utterance are identified. In each word position, partial candidate series are generated by a dynamic time WARP partitioning circuit (110) determining a distance signal reference corresponding to a prescribed similarity of utterance segment intervals and reference template involving a partial candidate series of the preceding word position. The candidate utterance segments (130) have beginning points within a predetermined range of the utterance position endpoint for the preceding word position candidate series to account for coarticulation and differences between acoustic features of the utterance and those for reference words (105) spoken in isolation. A minimum distance signal (170) selected from a plurality of partial candidates identifies the candidate string closest to the utterance.

    Abstract translation: 连续语音分析器(图1)适于将话音(101)识别为存储声学特征信号的参考词(130)的串行串(105)。 响应于话语(103)和参考词声学特征(105),产生至少一个参考词序列作为发音的候选。 确定说话的连续字位。 在每个字位置中,部分候选序列由动态时间WARP分割电路(110)生成,该电路确定对应于发声段间隔的规定相似度的距离信号参考,以及涉及前一字位置的部分候选序列的参考模板。 候选话音段(130)具有在先前词位置候选序列的发声位置端点的预定范围内的开始点,以解释话音的声学特征和孤立地说出的参考词(105)的声学特征之间的差异。 从多个部分候选中选择的最小距离信号(170)识别最接近发音的候选字符串。

    PREDICTIVE SIGNALS CODING WITH PARTITIONED QUANTIZATION
    7.
    发明申请
    PREDICTIVE SIGNALS CODING WITH PARTITIONED QUANTIZATION 审中-公开
    具有分段量化的预测信号编码

    公开(公告)号:WO1981002942A1

    公开(公告)日:1981-10-15

    申请号:PCT/US1981000337

    申请日:1981-03-18

    CPC classification number: G10L19/08 G06T9/004 G06T9/005 G10L19/06 H04B1/66

    Abstract: In a communication system (fig. 1) input predictive type signal is analyzed in successive time intervals to generate a set of prediction signals for the interval (135). A predictive residual signal is produced (109, 126) jointly responsive to the input signal and the interval prediction signals. The predictive residual signal is quantized (111) and encoded (112). The quantization includes dividing the prediction residual signal into a plurality of distinct portions (160) and selectively quantizing the distinct portions to improve intelligibility.

    SERIAL ENCODING-DECODING FOR CYCLIC BLOCK CODES
    8.
    发明申请
    SERIAL ENCODING-DECODING FOR CYCLIC BLOCK CODES 审中-公开
    循环块代码的串行编码解码

    公开(公告)号:WO1981002352A1

    公开(公告)日:1981-08-20

    申请号:PCT/US1981000055

    申请日:1981-01-15

    CPC classification number: G06F11/1008 G06F11/1076 H03M13/033 H03M13/15

    Abstract: Means for serially encoding and decoding cyclic block codes having minimal parity check bits and single error correcting capability. Encoder (12) comprises: serial shift and divide means (4100, 4150, 4200, SA, S3, S4 and S5) for generating parity check bits to append to the data word and thereby form the channel word; input buffer (4300) for storing bits of the next channel word during evaluation of the parity bits of the previous word; and output buffer registers (4400 through 4800) for storing bits of the channels word for eventual transmission. Certain registers (4400 through 4800) are partitioned into a parallel arrangement of register segments of predetermined lengths so as to effect full loading of each segmented register prior to the request for transmission from each register. Decoder (20) comprises- means (5100, 5200, 5030, SA1, SB1, or 6100, 6200, 6030, SA2, SB2) for shifting and dividing the received word to generate the syndrome as well as iteratively shifted versions of the syndrome; means (5300, 5031 or 6300, 6301), alternating operation with the shifting and dividing means, for comparing the characteristic polynomial (5300) of the code with the iteratively shifted versions of the syndrome; and means (5020, 5021, 5022 and 5400 or 6400) for correcting, in response to a predetermined output from the comparing means, the received word by inverting the bit in the received word depending on the number of iterations performed in generating the iteratively shifted versions of the abstract. The decoder comprises two substantially identical sections each having two modes of operations. The sections alternate modes of operation so that two contiguous blocks are processed during a given interval.

    MODE STABILIZED SEMICONDUCTOR LASER
    9.
    发明申请
    MODE STABILIZED SEMICONDUCTOR LASER 审中-公开
    模式稳定半导体激光器

    公开(公告)号:WO1981001221A1

    公开(公告)日:1981-04-30

    申请号:PCT/US1980001328

    申请日:1980-10-09

    Abstract: Longitudinal mode control, thereby providing more useful devices, is achieved in a heterojunction semiconductor laser (201-208) by doping the active region (203) of the laser with a deep level electron or hole trap. The trap is chosen to have a carrier capture cross section (Alpha)o and an optical cross section (Alpha)o such that the ratio of P, the average number of photons per cubic centimetre, to Ps is between 0.1 and 100 where Ps is equal to (N (Alpha)eV(Alpha)oCo), N is the carrier density, V is the carrier thermal velocity, and Co is the speed of light in the material. In a specific embodiment the active region is bombarded by photons to achieve deep level electron traps in the active region.

    CONTROL OF COEFFICIENT DRIFT FOR FRACTIONALLY SPACED EQUALIZERS
    10.
    发明申请
    CONTROL OF COEFFICIENT DRIFT FOR FRACTIONALLY SPACED EQUALIZERS 审中-公开
    控制系统间歇均衡器的系数

    公开(公告)号:WO1981001089A1

    公开(公告)日:1981-04-16

    申请号:PCT/US1980001245

    申请日:1980-09-25

    CPC classification number: H04L27/01

    Abstract: Tap coefficient drift in a fractionally spaced equalizer (10) is minimized by adding signal energy (n(t)) to the received data signal (s u(t)) at frequencies where the sampled channel transfer function has substantially zero gain.

    Abstract translation: 在采样的信道传递函数基本上为零增益的频率处,通过在接收的数据信号(s(u))中增加信号能量(n(t))来最小化分数间隔的均衡器(10)中的抽头系数漂移 。

Patent Agency Ranking