公开(公告)号：WO2013147935A1

公开(公告)日：2013-10-03

申请号：PCT/US2012/066554

申请日：2012-11-26

Applicant: XILINX, INC.

Inventor： KRISHNAN, Kalyana ,  TARN, Hai-Jo

IPC: H03M13/15 ,  H03M13/13

CPC classification number: H03M13/13 ,  H03M13/05 ,  H03M13/1134 ,  H03M13/1137 ,  H03M13/1171 ,  H03M13/134 ,  H03M13/1515 ,  H03M13/21 ,  H03M13/6502 ,  H03M13/6561

Abstract: An encoder module (400) includes P/L parity shift registers (403, 403', 403") that are sequentially coupled, wherein an input of a first parity shift register (403') of the parity shift registers (403, 403', 403") is coupled to the input (D in ) of the encoder module (400), an output of the last parity shift register (403") of the parity shift registers (403, 403', 403") is coupled to the output (D out ) of the encoder module (400), each of the parity shift registers (403, 403', 403") being configured to store L parity digits. The encoder module (403) also includes a feedback circuit (405) comprising P/L parity generation modules (407), wherein each of the parity generation modules (407) is coupled to an output of a corresponding one of the parity shift registers (403, 403', 403") by a switch (S1, S2, S3, S4) and also coupled to the input of the first parity shift register (403'), wherein each of the parity generation modules (407) is configured to generate L parity digits for transmission to the input of the first parity shift register (403') when its corresponding switch is closed (S1, S2, S3, S4).

Abstract translation: 编码器模块（400）包括顺序耦合的P / L奇偶校验移位寄存器（403,403'，403“），其中奇偶移位寄存器（403,403'）的第一奇偶移位寄存器（403'）的输入 ，403“）耦合到编码器模块（400）的输入（Din），奇偶校验移位寄存器（403,403'，403”）的最后奇偶移位寄存器（403“）的输出耦合到 编码器模块（400）的输出（Dout），每个奇偶校验移位寄存器（403,403'，403“）被配置为存储L个奇偶校验位，编码器模块（403）还包括反馈电路（405） P / L奇偶生成模块（407），其中奇偶校验生成模块（407）中的每一个通过开关（S1，S2）耦合到奇偶校验移位寄存器（403,403'，403“）中的相应一个的输出 ，S3，S4），并且还耦合到第一奇偶校验移位寄存器（403'）的输入，其中每个奇偶校验生成模块（407）被配置为生成用于传输的L个奇偶校验位 当其对应的开关闭合时，到第一奇偶校验移位寄存器（403'）的输入（S1，S2，S3，S4）。