公开(公告)号：WO2022268726A1

公开(公告)日：2022-12-29

申请号：PCT/EP2022/066738

申请日：2022-06-20

Applicant: INSTITUT MINES TELECOM

Inventor： DUTERTRE, Jean-Max

IPC: G11C16/22 ,  G11C7/24 ,  G11C29/02 ,  G11C29/12 ,  G11C29/04 ,  G11C2029/0409 ,  G11C29/022 ,  G11C29/1201

Abstract: Procédé de détection d'une erreur dans une mémoire électronique Procédé de détection d'au moins une erreur causée par un phénomène photoélectrique ou radiatif dans une mémoire non volatile à semi-conducteur, la mémoire comportant une pluralité de cellules mémoire (CM) à transistors MOS, éventuellement à grille flottante, chaque cellule mémoire étant située à l'intersection d'une ligne de bit élémentaire (BLE) et d'une ligne de mot (WL), la lecture du contenu binaire d'une cellule mémoire s'effectuant par détection d'un courant de lecture (Ilecture) traversant cette cellule mémoire lors de la lecture après sélection de cette cellule mémoire au moyen des lignes de bit élémentaire et de mot, procédé dans lequel on détecte la présence éventuelle d'au moins une erreur lors de la lecture ou de la programmation d'une cellule mémoire en comparant le courant total, circulant dans la ligne de bit élémentaire où s'effectue la détection, à un seuil prédéfini (Ialarme) représentatif de la présence d'au moins une erreur.

公开(公告)号：WO2021231026A1

公开(公告)日：2021-11-18

申请号：PCT/US2021/027618

申请日：2021-04-16

Applicant: MICRON TECHNOLOGY, INC.

Inventor： AKAMATSU, Hiroshi

IPC: G11C7/22 ,  H03K5/135 ,  G11C11/4076 ,  G11C2207/2254 ,  G11C29/022 ,  G11C29/023 ,  G11C29/028 ,  G11C29/12015 ,  G11C29/16 ,  G11C29/20 ,  G11C29/24 ,  G11C7/04 ,  G11C7/1003 ,  G11C7/1018 ,  G11C7/1072 ,  G11C7/222 ,  G11C7/227

Abstract: Methods, systems, and devices for delay calibration oscillators for a memory device are described. In some examples, a memory device may include a delay chain operable (e.g., for a calibration operation) in a ring oscillator configuration that includes a pulse generator. The pulse generator may be configured to output a pulse signal responsive to a transition of an input signal. By generating a pulse signal in a feedback loop of a ring oscillator, the ring oscillator may support a cycle that does not rely on both a first transition propagation pass (e.g., a rising edge propagation) and a responsive, opposite transition propagation pass (e.g., a falling edge propagation) through the delay chain, which may support a ring oscillator cycle time (e.g., period) that more closely represents aspects of the delay chain that are meant to be calibrated.

公开(公告)号：WO2021191578A1

公开(公告)日：2021-09-30

申请号：PCT/GB2021/050253

申请日：2021-02-05

Applicant: ARM LIMITED

Inventor： ELAD, Yuval ,  PARKER, Jason

IPC: G06F21/60 ,  G06F11/22 ,  G06F12/14 ,  H04L29/06 ,  G06F21/78 ,  G06F12/1416 ,  G06F21/57 ,  G06F21/606 ,  G06F21/71 ,  G06F2212/1052 ,  G11C2029/4402 ,  G11C29/022 ,  G11C29/025 ,  G11C29/24 ,  G11C29/44 ,  H04L63/0428 ,  H04L63/062

Abstract: There is provided a data processing apparatus, which is suitable for verifying memory systems. Processing circuitry issues a plurality of memory access requests to a plurality of addresses in a memory. Point-of-trust circuitry receives the memory access requests from the processing circuitry via a first set of intermediate circuits. Secure channel circuitry enables secure communication of a correspondence between the plurality of addresses from the processing circuitry to the point-of-trust circuitry. The point-of-trust circuitry determines whether the addresses in the memory of the memory access requests received via the first set of intermediate circuits have a predetermined relationship based on the correspondence.

公开(公告)号：WO2021126499A1

公开(公告)日：2021-06-24

申请号：PCT/US2020/062121

申请日：2020-11-25

Applicant: MICRON TECHNOLOGY, INC.

Inventor： WIMMER, Robert ,  LOFTSGAARDEN, Taylor ,  HSIEH, Ming-Ta

IPC: G11C7/10 ,  G06F13/1694 ,  G06F13/4086 ,  G11C29/022 ,  G11C29/025 ,  G11C29/028 ,  G11C29/50008 ,  H03K19/018507 ,  H03K19/018521 ,  H03K19/018585

Abstract: A resistance of configurable termination circuitry located at an interface between a memory component and a processing device is adjusted. The configurable termination circuitry includes a plurality of transistors, a plurality of switches coupled to the plurality of transistors, and a plurality of resistors coupled to the plurality of switches. The resistance of the configurable termination circuitry is adjusted based on a mode of the configurable termination circuitry.