中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

3729 records (took 0.023 seconds)

    CHUCK FOR PROCESSING SEMICONDUCTOR WORKPIECES AT HIGH TEMPERATURES
    1.
    发明申请
    CHUCK FOR PROCESSING SEMICONDUCTOR WORKPIECES AT HIGH TEMPERATURES 审中-公开

    公开(公告)号：WO2023075968A1

    公开(公告)日：2023-05-04

    申请号：PCT/US2022/044859

    申请日：2022-09-27

    Applicant: APPLIED MATERIALS, INC.

    Inventor： SUN, Dawei ,  HALL, Daniel

    IPC: H01J37/20 ,  H01L21/683 ,  H01J37/317

    Abstract: A chuck for heating and clamping a workpiece, such as a semiconductor workpiece, is disclosed. The chuck is configured to allow the workpiece to be heated to temperatures in excess of 600C. Further, while the workpiece is heating, the components that make up the chuck may be maintained at a much lower temperature, such as room temperature. The chuck includes a housing, formed as a hollow cylinder with sidewalls and an open end. Electrodes are disposed at the top surface of the sidewalls to clamp the workpiece. A heat source is disposed in the cavity and emits radiated heat toward the workpiece. A clamp ring may be used to secure the workpiece. In some embodiments, a thermal sensor is used to monitor the temperature of the workpiece.

    基板処理装置
    3.
    发明申请
    基板処理装置 审中-公开

    公开(公告)号：WO2023068124A1

    公开(公告)日：2023-04-27

    申请号：PCT/JP2022/037991

    申请日：2022-10-12

    Applicant: 株式会社荏原製作所

    Inventor： 小林　賢一 ,  藤澤　真於 ,  柏木　誠

    IPC: B24B21/08 ,  B24B21/00 ,  B24B41/06 ,  H01L21/304 ,  H01L21/677 ,  H01L21/683

    Abstract: 本発明は、ウェーハなどの基板を処理するための基板処理装置に関し、特に回転ローラーで基板の周縁部を保持しながら処理具を基板の表面に押し付けて該基板の表面を処理する基板処理装置に関するものである。基板処理装置は、基準中心点（ＣＰ）の周りに配列され、基板Ｗの周縁部に接触するように配置された複数のローラー（１１Ａ～１１Ｄ）と、処理具（３）を基板Ｗの表面の外周部に押し付ける押圧部材（２１Ａ）と、押圧部材（２１Ａ）に押圧力を付与するアクチュエータ（２２Ａ）を備える。複数のローラー（１１Ａ～１１Ｄ）のうちの２つ（１１Ａ，１１Ｂ）は、押圧部材（２１Ａ）に隣接し、かつ押圧部材（２１Ａ）の両側に配置されている。

    METHOD OF BONDING THIN SUBSTRATES
    5.
    发明申请
    METHOD OF BONDING THIN SUBSTRATES 审中-公开

    公开(公告)号：WO2023044308A1

    公开(公告)日：2023-03-23

    申请号：PCT/US2022/076369

    申请日：2022-09-13

    Applicant: ADEIA SEMICONDUCTOR BONDING TECHNOLOGIES INC.

    Inventor： UZOH, Cyprian, Emeka ,  WORKMAN, Thomas ,  GUEVARA, Gabriel, Z. ,  SUWITO, Dominik ,  GAO, Guilian

    IPC: H01L23/00 ,  H01L21/683 ,  H01L21/78 ,  H01L21/18

    Abstract: Methods of bonding thin dies to substrates. In one such method, a wafer is attached to a support layer. The wafer and support layer are attached to a dicing structure and then singulated to form a plurality of semiconductor die components. Each semiconductor die component comprises a thinned die and a support layer section attached to the thinned die where each support layer section is disposed between the corresponding thinned die and the dicing structure. At least one of the semiconductor die components is then bonded to a substrate without an intervening adhesive such that the thinned die is disposed between the substrate and the support layer section. The support layer section is then removed from the thinned die.

    プラズマ処理装置及びプラズマ処理方法
    6.
    发明申请
    プラズマ処理装置及びプラズマ処理方法 审中-公开

    公开(公告)号：WO2023042804A1

    公开(公告)日：2023-03-23

    申请号：PCT/JP2022/034085

    申请日：2022-09-12

    Applicant: 東京エレクトロン株式会社

    Inventor： 山村　崇志 ,  楊　竣翔 ,  濱　康孝

    IPC: H01L21/3065 ,  H01L21/205 ,  H01L21/683 ,  H05H1/46

    Abstract: 基板に付着するパーティクルを低減できるプラズマ処理装置が提供される。 本開示に係るプラズマ処理装置は、基板をプラズマ処理するプラズマ処理装置であって、チャンバと、前記チャンバ内に設けられた基板支持部であって、前記基板支持部は、基板を支持する領域及び前記領域の周囲に設けられたエッジリングを有しており、前記エッジリングの内側において前記基板を支持するように構成された、基板支持部と、前記チャンバ内において、プラズマを生成するプラズマ生成部と、前記チャンバ内において、前記基板支持部と前記基板との距離を制御するリフタと、制御部とを備え、前記制御部は、前記リフタによって、前記基板支持部から第１の距離にある第１の位置に前記基板を位置させ、前記基板が前記第１の位置にある状態で、前記プラズマ生成部によって、前記チャンバ内にプラズマを生成し、前記チャンバ内に前記プラズマが生成された状態で、前記リフタによって、前記基板を、前記第１の位置から前記エッジリングの内側において前記基板支持部に載置する、制御を実行する。

    LINEAR SORTER USING VACUUM BELT
    8.
    发明申请
    LINEAR SORTER USING VACUUM BELT 审中-公开

    公开(公告)号：WO2023018503A1

    公开(公告)日：2023-02-16

    申请号：PCT/US2022/036564

    申请日：2022-07-08

    Applicant: APPLIED MATERIALS, INC.

    Inventor： SCHLEZINGER, Asaf ,  STOPPER, Markus J.

    IPC: H01L21/67 ,  H01L21/677 ,  H01L21/683

    Abstract: Embodiments of the present disclosure generally relate an apparatus for inspecting and sorting a plurality of substrates. The apparatus includes a sorting unit, a first conveyor lane disposed within the sorting unit in a first direction and a first plane, and at least a second conveyor lane disposed within the sorting unit, the second conveyor lane positioned in a second direction at an angle of greater than about 45 degrees relative to the first direction, wherein the second conveyor lane is positioned in a second plane that is different than the first plane.

    貼付装置、及び貼付方法
    9.
    发明申请
    貼付装置、及び貼付方法 审中-公开

    公开(公告)号：WO2023017700A1

    公开(公告)日：2023-02-16

    申请号：PCT/JP2022/027228

    申请日：2022-07-11

    Applicant: 東京応化工業株式会社

    Inventor： 鈴木　茂 ,  今井　洋文 ,  桃澤　綾 ,  前田　将俊

    IPC: H01L21/683

    Abstract: 【課題】基板への機能層の貼付を良好な品質で行う。 【解決手段】貼付装置１Ａは、基板１００を載置するテーブル５と、ベースフィルム、機能層、及びカバーフィルムがこの順で積層されたシート２００を保管する保管部４０と、保管部４０からテーブル５にシート２００を搬送する搬送部６０Ａと、シート２００のカバーフィルムを剥離するカバーフィルム剥離部７０と、を備え、搬送部６０Ａは、カバーフィルム剥離部７０によりカバーフィルムが剥離されたシート２００を搬送して、機能層が露出したシート２００をテーブル５上の基板１００に貼り付ける。

    半导体晶圆的复合结构、半导体晶圆及其制法和应用
    10.
    发明申请
    半导体晶圆的复合结构、半导体晶圆及其制法和应用 审中-公开

    公开(公告)号：WO2023015611A1

    公开(公告)日：2023-02-16

    申请号：PCT/CN2021/114429

    申请日：2021-08-25

    Applicant: 苏州龙驰半导体科技有限公司

    Inventor： 张耀辉 ,  黄安东

    IPC: H01L21/336 ,  H01L21/306 ,  H01L21/683

    Abstract: 本申请公开了一种半导体晶圆的复合结构、半导体晶圆及其制法和应用。所述半导体晶圆的制备方法包括：将第一晶圆表层的SiC热氧化形成第一氧化物层；在第二晶圆表面形成第二氧化物层，并在第二晶圆内选定深度处形成剥离层，从而在第二晶圆内分隔出第一半导体层和第二半导体层，第二半导体层设于剥离层与第二氧化物层之间；将第一氧化物层与第二氧化物层结合，并利用所述剥离层将第一半导体层移除。本申请实施例提供的一种半导体晶圆的制备方法，避免了SiC热氧化带来的C污染问题，提高了SiC热氧化层的质量、减小了SiO 2/SiC的界面缺陷、提高了沟道载流子的迁移率。

Patent Agency Ranking