公开(公告)号：WO2022266009A1

公开(公告)日：2022-12-22

申请号：PCT/US2022/033295

申请日：2022-06-13

Applicant: EPIRUS, INC.

Inventor： COONEY, Padraig, James ,  KULTRAN, Denpol ,  CHANG, Ronald ,  MARR, Harry, Bourne, Jr.

IPC: H03F1/32 ,  H03F1/52 ,  H02M1/08 ,  H03F3/16 ,  H03F3/195 ,  H03F3/45 ,  H03K19/08 ,  H03K3/023 ,  H03M1/46 ,  H03F3/189 ,  H03F3/19 ,  G11C7/06

Abstract: An application specific integrated circuit (ASIC) can drive semiconductor devices, such as, radio frequency amplifiers, switches, etc. The ASIC can include a supply and reference voltage generation circuit, a digital core, a clock generator, a plurality of analog-to-digital converters, low and high-speed communications interfaces, drain and gate sensing circuits (that can include one or more current sense amplifiers), and a gate driver circuit. The ASIC can be a low voltage semiconductor integrated circuit.

公开(公告)号：WO2020060744A1

公开(公告)日：2020-03-26

申请号：PCT/US2019/048907

申请日：2019-08-29

Applicant: HRL LABORATORIES, LLC

Inventor： WHITE, Carson R. ,  SONG, Hyok J.

IPC: H01Q5/50 ,  H01Q5/335 ,  H01Q23/00 ,  H03F3/16

Abstract: A wideband active antenna system comprising an antenna having N outputs and a nominal bandwidth, each of the N outputs being directly coupled to an associated buffer amplifier, with a distance between the N outputs and a first active stage of each associated buffer amplifier preferably being maintained as short as reasonably possible and preferably no greater than 1/4 wavelength of any transmission and/or receiving frequency of the wideband active antenna system and/or preferably no greater than 0.1 wavelength of any transmission and/or receiving frequency in an extension band of frequencies lower than a lowest frequency in the nominal bandwidth of the antenna.

公开(公告)号：WO2012138795A1

公开(公告)日：2012-10-11

申请号：PCT/US2012/032218

申请日：2012-04-04

Applicant: THE TRUSTEES OF COLUMBIA UNIVERSITY IN THE CITY OF NEW YORK ,  CHAKRABARTI, Anandaroop ,  KRISHNASWAMY, Harish

Inventor： CHAKRABARTI, Anandaroop ,  KRISHNASWAMY, Harish

IPC: H03F3/16

CPC classification number: H03F3/2176 ,  H03F1/56 ,  H03F2200/222 ,  H03F2200/387 ,  H03F2200/402

Abstract: In some embodiments, circuits for providing Class-E power amplifiers are provided, the circuits comprising: a first switch having a first side and a second side; a first Class-E load network coupled to the first side of the first switch; a second Class-E load network: and a second switch having a first side and a second side, the first side of the second switch being coupled the second side of the first switch and the second Class-E load network. In some embodiments, the circuits further comprise: a third switch having a first side and a second side; a third Class-E load network coupled to the first side of the third switch; a fourth Class-E load network; and a fourth switch having a first side and a second side, the first side of the fourth switch being coupled the second side of the third switch and the fourth Class-E load network.

Abstract translation: 在一些实施例中，提供了用于提供E类功率放大器的电路，所述电路包括：具有第一侧和第二侧的第一开关; 耦合到第一开关的第一侧的第一E类负载网络; 第二E类负载网络;以及具有第一侧和第二侧的第二开关，所述第二开关的第一侧耦合在所述第一开关的第二侧和所述第二E类负载网络之间。 在一些实施例中，电路还包括：具有第一侧和第二侧的第三开关; 耦合到第三开关的第一侧的第三Class-E负载网络; 第四个E类负载网络; 以及具有第一侧和第二侧的第四开关，所述第四开关的第一侧耦合在所述第三开关的第二侧和所述第四Class-E负载网络之间。

公开(公告)号：WO2011148711A1

公开(公告)日：2011-12-01

申请号：PCT/JP2011/057749

申请日：2011-03-29

Applicant: 京セラ株式会社 ,  合川 真史 ,  長山 昭 ,  福岡 泰彦

Inventor： 合川　真史 ,  長山　昭 ,  福岡　泰彦

IPC: H03F1/02 ,  H03F3/16 ,  H03F3/21

CPC classification number: H03F1/56 ,  H03F1/0205 ,  H03F1/565 ,  H03F3/2171 ,  H03F3/245 ,  H03F2200/108 ,  H03F2200/351 ,  H03F2200/378 ,  H03F2200/387 ,  H03F2200/391

Abstract: 　【課題】　デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路ならびにそれを用いた送信装置および通信装置を提供する。　【解決手段】　デューティ比が変化するパルス波状の第１信号が入力されて、第１信号を増幅した第２信号を出力するトランジスタ回路10と、第２信号が入力されて、第１信号の基本波の周波数の第３信号を出力するとともに、第１信号のデューティ比に応じて、トランジスタ回路側から見たインピーダンスが変化する整合回路20とを有する増幅回路ならびにそれを用いた送信装置および通信装置とする。

Abstract translation: 公开了一种能够以高效率放大具有变化的占空比的输入信号的放大电路，以及使用该放大电路的通信装置和发送装置。 所公开的放大电路包括：晶体管电路（10），其具有作为输入的脉冲波型第一信号具有变化的占空比，并且输出作为已被放大的第一信号的第二信号; 以及具有第二信号作为输入并且以第一信号的基波的频率输出第三信号的匹配电路（20），并且其中从晶体管电路侧看的干扰根据占空比而变化 第一信号的比率。 还公开了使用该放大电路的通信装置和发送装置。

公开(公告)号：WO2011119103A1

公开(公告)日：2011-09-29

申请号：PCT/SG2010/000112

申请日：2010-03-24

Applicant: AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH ,  CHEN, Zhiming ,  CHOONG, Foo Chung ,  ZHENG, Yuanjin

Inventor： CHEN, Zhiming ,  CHOONG, Foo Chung ,  ZHENG, Yuanjin

IPC: H03F3/16 ,  H03F3/45 ,  H03G3/00

CPC classification number: H03F3/45179 ,  H03F1/3211 ,  H03F3/45 ,  H03F3/45183 ,  H03F3/45475 ,  H03F3/45659 ,  H03F2203/45646 ,  H03G1/0029 ,  H03G1/007

Abstract: Embodiments provide a gm-ratioed amplifier. The gm-ratioed amplifier comprises a first input voltage terminal and a second input voltage terminal, a first output voltage terminal and a second output voltage terminal, and an amplifying unit. The amplifying unit may be coupled between the input voltage terminals and the output voltage terminals and may be adapted to supply an output voltage to the output terminals in dependence on an input voltage supplied to the input terminals. The amplifying unit may comprise a gm-load, which comprises a first load branch comprising a first field effect transistor, and a second load branch comprising a second field effect transistor. A first source/drain terminal and a gate terminal of the first field effect transistor may be coupled to the first output voltage terminal, and a first source/drain terminal and a gate terminal of the second field effect transistor may be coupled to the second output voltage terminal. A second source/drain terminal of the first field effect transistor and a second source/drain terminal of the second field effect transistor may be coupled with each other through a first transistor arrangement such that a linearity of response of the output voltage to the input voltage is improved.

Abstract translation: 实施例提供一种gm比的放大器。 gm比放大器包括第一输入电压端子和第二输入电压端子，第一输出电压端子和第二输出电压端子以及放大单元。 放大单元可以耦合在输入电压端子和输出电压端子之间，并且可以适于根据提供给输入端子的输入电压向输出端子提供输出电压。 放大单元可以包括gm负载，其包括包括第一场效应晶体管的第一负载支路和包括第二场效应晶体管的第二负载支路。 第一场效应晶体管的第一源极/漏极端子和栅极端子可以耦合到第一输出电压端子，并且第二场效应晶体管的第一源极/漏极端子和栅极端子可以耦合到第二输出端子 电压端子。 第一场效应晶体管的第二源极/漏极端子和第二场效应晶体管的第二源极/漏极端子可以通过第一晶体管布置彼此耦合，使得输出电压对输入电压的响应的线性度 改进了

公开(公告)号：WO2011071573A3

公开(公告)日：2011-06-16

申请号：PCT/US2010/047336

申请日：2010-08-31

Applicant: ARIZONA BOARD OF REGENTS, FOR AND ON BEHALF OF ARIZONA STATE UNIVERSITY ,  VENUGOPAL, Sameer, M. ,  DEY, Aritra ,  ALLEE, David, R.

Inventor： VENUGOPAL, Sameer, M. ,  DEY, Aritra ,  ALLEE, David, R.

IPC: H03F1/22 ,  H03F3/16

Abstract: In one embodiment, an apparatus comprises an integrated circuit comprising an amplifier. The amplifier can comprise a first transistor over a substrate of the integrated circuit, and a second transistor over the substrate and coupled to the first transistor. The first transistor can comprise a first source terminal, a first drain terminal, and a first gate terminal. The second transistor can comprise a second source terminal, a second drain terminal, and a second gate terminal. An input node of the amplifier can be coupled to the second transistor, such as to the second gate terminal. An output node of the amplifier can be coupled between the first and second transistors, such as by coupling the second drain terminal and the first source terminal together at the output node. In the same or other embodiments, the first and second transistors comprise thin film transistors, and the substrate comprises a flexible substrate. The first transistor comprises a threshold voltage alterable from an initial threshold voltage value to a target threshold voltage value, and the first gate terminal the first source terminal are configured to be selectively coupled together. Other examples and embodiments are described herein.

公开(公告)号：WO2011071573A2

公开(公告)日：2011-06-16

申请号：PCT/US2010047336

申请日：2010-08-31

Applicant: UNIV ARIZONA ,  VENUGOPAL SAMEER M ,  DEY ARITRA ,  ALLEE DAVID R

Inventor： VENUGOPAL SAMEER M ,  DEY ARITRA ,  ALLEE DAVID R

IPC: H03F1/22 ,  H03F3/16

CPC classification number: H03F3/16 ,  H03F1/223 ,  Y10T29/49169

Abstract: In one embodiment, an apparatus comprises an integrated circuit comprising an amplifier. The amplifier can comprise a first transistor over a substrate of the integrated circuit, and a second transistor over the substrate and coupled to the first transistor. The first transistor can comprise a first source terminal, a first drain terminal, and a first gate terminal. The second transistor can comprise a second source terminal, a second drain terminal, and a second gate terminal. An input node of the amplifier can be coupled to the second transistor, such as to the second gate terminal. An output node of the amplifier can be coupled between the first and second transistors, such as by coupling the second drain terminal and the first source terminal together at the output node. In the same or other embodiments, the first and second transistors comprise thin film transistors, and the substrate comprises a flexible substrate. The first transistor comprises a threshold voltage alterable from an initial threshold voltage value to a target threshold voltage value, and the first gate terminal the first source terminal are configured to be selectively coupled together. Other examples and embodiments are described herein.

Abstract translation: 在一个实施例中，一种装置包括包括放大器的集成电路。 放大器可以包括在集成电路的衬底上的第一晶体管，以及位于衬底上并耦合到第一晶体管的第二晶体管。 第一晶体管可以包括第一源极端子，第一漏极端子和第一栅极端子。 第二晶体管可以包括第二源极端子，第二漏极端子和第二栅极端子。 放大器的输入节点可以耦合到第二晶体管，例如耦合到第二栅极端子。 放大器的输出节点可以耦合在第一和第二晶体管之间，例如通过在输出节点处将第二漏极端子和第一源极端子耦合在一起。 在相同或其它实施例中，第一和第二晶体管包括薄膜晶体管，并且衬底包括柔性衬底。 第一晶体管包括可从初始阈值电压值改变到目标阈值电压值的阈值电压，第一栅极端子被配置为选择性地耦合在一起。 本文描述了其它示例和实施例。

公开(公告)号：WO2007043389A1

公开(公告)日：2007-04-19

申请号：PCT/JP2006/319758

申请日：2006-10-03

Applicant: 独立行政法人産業技術総合研究所 ,  関川 敏弘 ,  小池 帆平

Inventor： 関川 敏弘 ,  小池 帆平

IPC: H03F3/34 ,  H03F3/16 ,  H03F3/18 ,  H03F3/26

CPC classification number: H03F3/16 ,  H03F3/211 ,  H03F3/265 ,  H03F3/3016 ,  H03F3/345

Abstract: 　増幅器の入力インピーダンスに制限を加えず、入力オフセット電圧Ｖｏｆｓによる増幅段数の制限をなくし、信号入力経路に悪影響を及ぼすことがないようにした四端子二重絶縁ゲート電界トランジスタを用いたＣＭＯＳ増幅器、それを用いた多入力ＣＭＯＳ増幅器、高利得多入力ＣＭＯＳ増幅器、高利得高安定多入力ＣＭＯＳ増幅器および多入力ＣＭＯＳ差動増幅器を提供することにある。 　Ｐ形およびＮ形の四端子二重絶縁ゲート電界効果トランジスタを用い、それぞれのドレインを共通接続して出力端子とし、それぞれの第一のゲートを接続して第一の入力端子とし、それぞれの第二のゲートを接続して第二の入力端子とするＣＭＯＳ増幅器を構成する。このＣＭＯＳ増幅器を複数個用い、その各出力端子を接続して一つの出力端子とし、各ＣＭＯＳ増幅器の入力端子は同複数個の２倍の独立した入力端子として用いて多入力ＣＭＯＳ増幅器を構成する。  

Abstract translation: 可以提供：使用4端子双绝缘栅极场效应晶体管的CMOS放大器，不限制放大器输入阻抗，消除输入失调电压Vofs的放大级数限制; 使用它的多输入CMOS放大器; 高增益多输入CMOS放大器; 高增益高稳定多输入CMOS放大器和多输入CMOS差分放大器。 在P型和N型4端双绝缘栅场效应晶体管中，它们的漏极通常连接成输出端，它们的第一栅极被连接成第一输入端，并且它们的第二栅极被连接 作为第二输入端子，从而构成CMOS放大器。 使用多个CMOS放大器，使得它们的输出端子被连接为单个输出端子，并且各个CMOS放大器的输入端子被用作乘以2的多个独立端子，从而构成多输入CMOS放大器。

公开(公告)号：WO2022271825A1

公开(公告)日：2022-12-29

申请号：PCT/US2022/034525

申请日：2022-06-22

Applicant: GRAYZEL, Alfred Ira

Inventor： GRAYZEL, Alfred Ira

IPC: H03F1/32 ,  H03F1/3205 ,  H03F1/565 ,  H03F2200/387 ,  H03F2200/541 ,  H03F3/16 ,  H03F3/213

Abstract: An amplifier includes a Field Effect Transistor (FET) or a Bipolar Junction Transistor (BJT) with "hard saturation."; where the FET or the BJT to has a nearly constant drain or collector current when the drain or collector voltage is greater than the pinchoff voltage. The amplifier further includes a bias network, configured to provide a DC voltage to the FET or the BJT, a means for isolating the DC voltage from the matching network, an electrical load, and a matching network which transforms the electrical load to a resistance between the drain and the source or the collector and emitter which causes the drain or collector voltage to be greater than the pinchoff voltage over the entire cycle of the sinusoidal voltage applied to the gate, whereby the amplifier is linear.

公开(公告)号：WO2021250870A1

公开(公告)日：2021-12-16

申请号：PCT/JP2020/023110

申请日：2020-06-11

Applicant: 株式会社ソシオネクスト

Inventor： 中村　遼一郎 ,  工藤　真大

IPC: G05F3/26 ,  H03F3/16 ,  H03F3/343 ,  H03F3/45

Abstract: 一実施形態に係る増幅回路は、第１回路と、第２回路と、第３回路とを有する。第１回路は、入力電流が流れる入力ノードと基準電位ノードの間に接続され、ゲート電極が前記入力ノードと接続された第１トランジスタを含む。第２回路は、ローパスフィルタ回路を含み、前記入力ノードと前記基準電位ノードの間において前記第１トランジスタと並列に接続され、ゲート電極が前記第１トランジスタのゲート電極と前記ローパスフィルタ回路を介して接続された第２トランジスタを含む。第３回路は、出力電流が流れる出力ノードと前記基準電位ノードの間に接続され、ゲート電極が前記第１トランジスタのゲートと接続された第３トランジスタを含む。