公开(公告)号：WO2023090059A1

公开(公告)日：2023-05-25

申请号：PCT/JP2022/039455

申请日：2022-10-24

Applicant: ローム株式会社

Inventor： 田中　文悟

IPC: H01L23/28 ,  H01L23/50 ,  H01L25/04 ,  H01L25/18 ,  H01L21/822 ,  H01L27/04

Abstract: 半導体装置は、降圧回路が構成された第１半導体素子と、第１半導体素子に導通する第１リードと、第１半導体素子に導通するとともに、第１方向において第１リードから離れて位置する第２リードとを備える。半導体装置は、第１半導体素子と、第１リードおよび第２リードの各々の一部と、を覆う封止樹脂をさらに備える。封止樹脂には、第１方向において第１リードと第２リードとの間に位置する凹部が形成されている。第１方向に視て、凹部は、第１リードおよび第２リードに重なる。

公开(公告)号：WO2023058437A1

公开(公告)日：2023-04-13

申请号：PCT/JP2022/034700

申请日：2022-09-16

Applicant: 三菱電機株式会社

Inventor： 坂元　創一 ,  藤野　純司

IPC: H01L23/36 ,  H01L21/56 ,  H01L23/50 ,  H01L25/07 ,  H01L25/18

Abstract: 半導体素子Ｓ３は、ダイパッド２ａの面２ｓに搭載されている。封止材１１は、半導体素子Ｓ３、ダイパッド２ａ、絶縁層９およびヒートシンク１０を封止する。絶縁層９は、ダイパッド２ａとヒートシンク１０との間に存在する。絶縁層９は、ダイパッド２ａの面２ｒとヒートシンク１０の面１０ｓとに接触している。絶縁層９に接触している面１０ｓを有するヒートシンク１０の面１０ｒは、封止材１１から露出している。ヒートシンク１０の面１０ｒの周縁には、くぼみＶ１と、突起Ｘ１とが形成されている。

公开(公告)号：WO2023037682A1

公开(公告)日：2023-03-16

申请号：PCT/JP2022/023773

申请日：2022-06-14

Applicant: ＴＯＷＡ株式会社

Inventor： 花坂　周邦 ,  藤原　直己 ,  高森　雄大 ,  中村　圭一 ,  石橋　幹司 ,  礒野　早織

IPC: H01L23/50

Abstract: リードフレーム（１）の裏面（１ｂ）は、第１走査工程の際に走査されるレーザ光（Ｌ２）と第２走査工程の際に走査されるレーザ光（Ｌ３）との両方が照射される、重複照射領域（１ｃ）を有し、切断工程によって形成された単位樹脂成形品（１２）は、リードフレーム（１）の重複照射領域（１ｃ）に重なるように位置する角部（１２ｔ）を有し、重複照射領域（１ｃ）は、裏面（１ｂ）側からレーザ光（Ｌ２）が照射された際に、リードフレーム（１）の表面（１ａ）の側に位置する樹脂材（９）のうち、角部（１２ｔ）に対応する位置にある樹脂材（９）の部分にレーザ光（Ｌ２）が到達することを抑制する。

公开(公告)号：WO2023033126A1

公开(公告)日：2023-03-09

申请号：PCT/JP2022/033037

申请日：2022-09-01

Applicant: 大日本印刷株式会社

Inventor： 永田　昌博 ,  篠崎　和広 ,  山田　雅宏 ,  奥山　大輔 ,  初田　千秋 ,  関　謙太朗 ,  松井　秀人 ,  大内　一範

IPC: H01L23/50 ,  H01L21/60

Abstract: リードフレーム（１００）は、複数のリード部（１１０）を備え、リード部（１１０）の上面の少なくとも一部及びリード部（１１０）の側壁面は、粗化された粗面であり、粗面のＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲であり、ｂ＊値が１２～１７の範囲である。

公开(公告)号：WO2022271409A1

公开(公告)日：2022-12-29

申请号：PCT/US2022/031340

申请日：2022-05-27

Applicant: QUALCOMM INCORPORATED

Inventor： ROY, Abinash ,  VEMULA, Lohith Kumar ,  CHAVA, Bharani ,  KIM, Jonghae

IPC: H01L23/13 ,  H01L23/498 ,  H01L23/50 ,  H01G4/232 ,  H01L21/4803 ,  H01L21/4857 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/642 ,  H01L25/16

Abstract: A package comprising a substrate and an integrated device coupled to the substrate. The substrate includes at least one dielectric layer, a plurality of interconnects comprising a first interconnect and a second interconnect, a capacitor located at least partially in the substrate, the capacitor comprising a first terminal and a second terminal, a first solder interconnect coupled to a first side surface of the first terminal and the first interconnect, and a second solder interconnect coupled to a second side surface of the second terminal and the second interconnect.

公开(公告)号：WO2022236254A1

公开(公告)日：2022-11-10

申请号：PCT/US2022/072059

申请日：2022-05-02

Applicant: CISCO TECHNOLOGY, INC.

Inventor： SAPOZHNIKOV, Mike ,  MAMUN, Sayed Ashraf ,  OSI, Tomer ,  KOUL, Amendra ,  NOZADZE, David ,  KARETI, Upendranadh R. ,  GOERGEN, Joel R.

IPC: H01L23/40 ,  H01L23/50 ,  H05K1/02 ,  H01L23/498

Abstract: An apparatus includes an integrated circuit package and a heatsink, The integrated circuit package includes a substrate, an integrated circuit, a first plurality of signal conductors, and a second plurality of signal conductors. The substrate includes a first surface and a second surface opposite the first surface. The integrated circuit is coupled to the first surface of the substrate. The first plurality of signal conductors are arranged along a periphery of the first surface of the substrate. The second plurality of signal conductors are arranged along a periphery of the second surface of the substrate. The heatsink includes a first portion positioned along the first surface of the substrate and a second portion positioned along the second surface of the substrate.

公开(公告)号：WO2022227189A1

公开(公告)日：2022-11-03

申请号：PCT/CN2021/097007

申请日：2021-05-28

Applicant: 武汉新芯集成电路制造有限公司

Inventor： 胡胜 ,  周俊 ,  孙鹏 ,  占琼

IPC: H01L23/48 ,  H01L23/50 ,  H01L21/48

Abstract: 一种三维集成电路模块及制作方法。所述三维集成电路模块中，在半导体结构（100）位于顶部的基片（20）中形成有连接内部的指定金属层（21）的导通孔（110a），而且还形成有避开所述导通孔排布的沟槽（120），所述第一钝化层（103）悬空覆盖所述沟槽，所述第一钝化层和所述沟槽围成热导流通道（120a）。所述热导流通道可以作为散热介质通道，在所述三维集成电路模块工作中促进散热，所述三维集成电路模块的散热能力较高，避免出现发热量过大或者散热不均匀的问题，有助于优化三维集成电路模块的性能和稳定性。所述制作方法可用于制作上述三维集成电路模块。

公开(公告)号：WO2022224904A1

公开(公告)日：2022-10-27

申请号：PCT/JP2022/017837

申请日：2022-04-14

Applicant: 三菱電機株式会社

Inventor： 高田　周平 ,  藤野　純司 ,  岩井　貴雅

IPC: H01L23/50 ,  H01L25/07 ,  H01L25/18

Abstract: 半導体装置（１）では、電力用の半導体素子（１７ａ）が搭載されたダイパッド（１１）は、傾斜した吊りリード（９）を介してフレーム（７ａ）に接続されている。ダイパッド（１１）には、サポート本体部（１５）が接合されている。サポート本体部（１５）は、傾斜したサポートリード（１３）を介してフレーム（７ｄ）に接続されている。ダイパッド（１１）には、サポート本体部（１５）の形状に対応する切り欠き状の抜きパターン（１２）が形成されている。Ｚ軸方向からの平面視において、サポート本体部（１５）は、抜きパターン（１２）からＸ軸方向に離れた位置に接合されている。

公开(公告)号：WO2022113661A1

公开(公告)日：2022-06-02

申请号：PCT/JP2021/040269

申请日：2021-11-01

Applicant: ローム株式会社

Inventor： 二村　羊水

IPC: H01L23/29 ,  H01L23/31 ,  H01L23/50

Abstract: 半導体装置は、導電体、半導体装置、封止樹脂を備える。前記導電体は、第１端縁を有する主面、厚さ方向において前記主面から離間し且つ第２端縁を有する裏面、前記第１端縁および前記第２端縁につながる中間面を含む。前記半導体素子は、前記主面に支持される。前記封止樹脂は、前記中間面の少なくとも一部、前記主面、および前記半導体素子を覆う。前記導電体の前記裏面は前記封止樹脂から露出する。前記厚さ方向に視て、前記第１端縁は前記第２端縁よりも外方に位置する。前記第１端縁に直交する断面において、前記中間面は、前記第１端縁と前記第２端縁の間に位置する第１点と、前記第１端縁と前記第１点の間に位置する第２点とを含む。前記主面から前記第１点に至る前記厚さ方向の第１距離は、前記主面から前記第２点に至る前記厚さ方向の第２距離よりも小である。

公开(公告)号：WO2022054550A1

公开(公告)日：2022-03-17

申请号：PCT/JP2021/030742

申请日：2021-08-23

Applicant: ローム株式会社

Inventor： 厚芝　博之 ,  宮田　修 ,  菊地　登茂平

IPC: H01L23/50

Abstract: 半導体装置は、リードと、半導体素子と、封止樹脂とを備える。前記リードは、ダイパッド部と、前記ダイパッド部につながる接続部と、前記接続部につながる端子部とを備える。前記半導体素子は前記ダイパッド部に搭載されている。前記接続部は、前記ダイパッド部の厚さ方向に直交する方向において、前記ダイパッド部と前記端子部との間に配置されており、かつ、前記封止樹脂に覆われている。前記端子部は、その全体が前記封止樹脂から露出している。前記接続部は、厚肉部と、前記厚さ方向の寸法が前記厚肉部より小さい少なくとも１つの薄肉部とを含んでいる。