Invention Grant
- Patent Title: 利用双图案化形成半导体器件的精细图案的方法
- Patent Title (English): Method of forming fine patterns of semiconductor device using double patterning
-
Application No.: CN200810009731.7Application Date: 2008-02-13
-
Publication No.: CN101241842BPublication Date: 2011-06-29
- Inventor: 田炅烨 , 金明哲 , 李学善
- Applicant: 三星电子株式会社
- Applicant Address: 韩国京畿道水原市灵通区梅滩洞416番地
- Assignee: 三星电子株式会社
- Current Assignee: 三星电子株式会社
- Current Assignee Address: 韩国京畿道水原市灵通区梅滩洞416番地
- Agency: 中原信达知识产权代理有限责任公司
- Agent 黄启行; 穆德骏
- Priority: 10-2007-0012347 2007.02.06 KR
- Main IPC: H01L21/00
- IPC: H01L21/00 ; H01L21/02 ; H01L21/027 ; H01L21/308 ; H01L21/311 ; H01L21/3213

Abstract:
一种形成半导体器件的精细图案的方法,包括双蚀刻,其通过改变生成聚合体副产物的量来蚀刻在具有不同图案密度的区域中的具有不同厚度的膜。在第一蚀刻中,利用掩模图案作为蚀刻掩模,在第一蚀刻环境中在低密度图案区和高密度图案区中的缓冲层和硬掩模层上都执行反应性离子蚀刻(RIE),直至在低密度图案区中暴露出蚀刻膜。在用来形成硬掩模图案的第二蚀刻中,利用掩模图案作为蚀刻掩模,蚀刻硬掩模层直至在高密度图案区中暴露出蚀刻膜,同时在具有比第一蚀刻环境中生成更多聚合体副产物的第二蚀刻环境下,使聚合体副产物聚积在低密度图案区中的蚀刻膜上。
Public/Granted literature
- CN101241842A 利用双图案化形成半导体器件的精细图案的方法 Public/Granted day:2008-08-13
Information query
IPC分类: