-
公开(公告)号：CN101241842B
公开(公告)日：2011-06-29
申请号：CN200810009731.7
申请日：2008-02-13
Applicant: 三星电子株式会社
IPC: H01L21/00 , H01L21/02 , H01L21/027 , H01L21/308 , H01L21/311 , H01L21/3213
CPC classification number: H01L21/32139 , H01L21/0337 , H01L21/0338 , H01L21/31116 , H01L21/32137
Abstract: 一种形成半导体器件的精细图案的方法，包括双蚀刻，其通过改变生成聚合体副产物的量来蚀刻在具有不同图案密度的区域中的具有不同厚度的膜。在第一蚀刻中，利用掩模图案作为蚀刻掩模，在第一蚀刻环境中在低密度图案区和高密度图案区中的缓冲层和硬掩模层上都执行反应性离子蚀刻(RIE)，直至在低密度图案区中暴露出蚀刻膜。在用来形成硬掩模图案的第二蚀刻中，利用掩模图案作为蚀刻掩模，蚀刻硬掩模层直至在高密度图案区中暴露出蚀刻膜，同时在具有比第一蚀刻环境中生成更多聚合体副产物的第二蚀刻环境下，使聚合体副产物聚积在低密度图案区中的蚀刻膜上。
-
公开(公告)号：CN108987477B
公开(公告)日：2023-12-15
申请号：CN201810509771.1
申请日：2018-05-24
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 可以提供一种垂直隧穿场效应晶体管(VTFET)及其方法，所述VTFET包括：从包括源极/漏极区域的衬底突出的鳍结构；所述鳍结构上的外延生长的源极/漏极结构；包括柱部的帽，所述柱部覆盖所述外延生长的源极/漏极结构的侧表面并且部分覆盖所述鳍结构的上部的侧表面；栅极绝缘体，所述栅极绝缘体覆盖所述帽的所述柱部下方的所述鳍结构的侧表面的剩余部分；所述栅极绝缘体上的功函数金属栅极；以及分离图案，所述分离图案围绕鳍结构的下部使得所述功函数金属栅极垂直地位于所述帽与所述分离图案之间，所述分离图案将所述功函数金属栅极与所述源极/漏极区域电隔离。
-
公开(公告)号：CN109979814A
公开(公告)日：2019-07-05
申请号：CN201811581609.7
申请日：2018-12-24
Applicant: 三星电子株式会社
IPC: H01L21/308 , H01L21/331 , H01L29/739
Abstract: 可提供一种用于限定从基底突出的鳍的长度的方法，所述方法包括：使用多个硬掩模图案在设置在鳍之上的掩模材料层上形成多个第一切片壁；设置相对于多个第一切片壁自对准的多个填充掩模图案，以暴露位于多个第一切片壁中的一个或更多个成对的相邻第一切片壁之间的一个或更多个选定区域；以及设置包括一个或更多个开口并相对于多个第二切片壁自对准的修整掩模图案，以暴露多个第一切片壁中的一个或更多个。
-
公开(公告)号：CN108807521B
公开(公告)日：2023-10-20
申请号：CN201810380938.9
申请日：2018-04-25
Applicant: 三星电子株式会社
IPC: H01L29/739 , H01L21/336
Abstract: 提供了一种制造半导体器件的方法。第一垂直结构和第二垂直结构形成在基板上。第二垂直结构紧邻第一垂直结构定位。绝缘层形成在第一和第二垂直结构之间的基板上。栅极金属和栅极电介质层形成在第一和第二垂直结构上。栅极金属、栅极电介质层和绝缘层的一部分被去除。一部分的基板被去除。栅极金属形成在第一和第二垂直结构上之后，该部分的基板被去除。
-
公开(公告)号：CN107871740A
公开(公告)日：2018-04-03
申请号：CN201710886543.1
申请日：2017-09-27
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L27/0886 , H01L21/823431 , H01L21/823481 , H01L21/845 , H01L27/1211 , H01L29/6656 , H01L29/66795 , H01L29/785
Abstract: 提供了半导体器件。一种半导体器件包括半导体衬底。半导体器件包括在半导体衬底中的第一源极/漏极区和第二源极/漏极区。此外，半导体器件包括在第一源极/漏极区与第二源极/漏极区之间在半导体衬底中的多层器件隔离区。多层器件隔离区包括凸出部分，该凸出部分远离半导体衬底凸出超过第一源极/漏极区和第二源极/漏极区的各自的最上表面。
-
Patent Agency Ranking
公开(公告)号：CN106548931B
公开(公告)日：2021-09-14
申请号：CN201610831395.9
申请日：2016-09-19
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/8234 , H01L21/8238
Abstract: 提供了一种制造半导体器件的方法和图案化方法，所述制造半导体器件的方法包括：在基底的第一区域和第二区域上分别形成第一有源图案和第二有源图案；在第一有源图案和第二有源图案上分别形成第一栅极结构和第二栅极结构；形成包覆层以覆盖第一栅极结构和第二栅极结构以及第一有源图案和第二有源图案；在第一栅极结构之间的第一有源图案中形成第一凹进区，在第二栅极结构之间的第二有源图案中形成第二凹进区。
-
公开(公告)号：CN108807521A
公开(公告)日：2018-11-13
申请号：CN201810380938.9
申请日：2018-04-25
Applicant: 三星电子株式会社
IPC: H01L29/739 , H01L21/336
Abstract: 提供了一种制造半导体器件的方法。第一垂直结构和第二垂直结构形成在基板上。第二垂直结构紧邻第一垂直结构定位。绝缘层形成在第一和第二垂直结构之间的基板上。栅极金属和栅极电介质层形成在第一和第二垂直结构上。栅极金属、栅极电介质层和绝缘层的一部分被去除。一部分的基板被去除。栅极金属形成在第一和第二垂直结构上之后，该部分的基板被去除。
-
公开(公告)号：CN118448415A
公开(公告)日：2024-08-06
申请号：CN202410708663.2
申请日：2017-09-27
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了在衬底和/或鳍中包括器件隔离区的半导体器件。半导体器件包括半导体衬底。半导体器件包括在半导体衬底中的第一源极/漏极区和第二源极/漏极区。此外，半导体器件包括在第一源极/漏极区与第二源极/漏极区之间在半导体衬底中的多层器件隔离区。多层器件隔离区包括凸出部分，该凸出部分远离半导体衬底凸出超过第一源极/漏极区和第二源极/漏极区的各自的最上表面。
-
公开(公告)号：CN108288648B
公开(公告)日：2023-05-26
申请号：CN201810017186.X
申请日：2018-01-08
Applicant: 三星电子株式会社
Inventor： 田炅烨
IPC: H01L29/78 , H01L21/8234 , H01L21/336
Abstract: 提供了一种用于制造半导体的方法。在衬底上形成第一氧化物层。在第一氧化物层上形成第一氮化物层。在第一氮化物层上形成第二氧化物层和第二氮化物层。在第二氮化物层上形成多晶硅层。在多晶硅层上形成第三氮化物层。在第三氮化物层上形成一个或多个第一图案。将所述一个或多个第一图案转印到多晶硅层，以形成一个或多个图案化的多晶硅层。通过将所述一个或多个图案化的多晶硅层用作第一掩模来去除第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层的一部分。
-
公开(公告)号：CN109979814B
公开(公告)日：2022-11-25
申请号：CN201811581609.7
申请日：2018-12-24
Applicant: 三星电子株式会社
IPC: H01L21/308 , H01L21/331 , H01L29/739
Abstract: 可提供一种用于限定从基底突出的鳍的长度的方法，所述方法包括：使用多个硬掩模图案在设置在鳍之上的掩模材料层上形成多个第一切片壁；设置相对于多个第一切片壁自对准的多个填充掩模图案，以暴露位于多个第一切片壁中的一个或更多个成对的相邻第一切片壁之间的一个或更多个选定区域；以及设置包括一个或更多个开口并相对于多个第二切片壁自对准的修整掩模图案，以暴露多个第一切片壁中的一个或更多个。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.025 seconds)
