半导体器件及制备方法、半导体器件的测试结构及方法
Abstract:
本发明涉及一种半导体器件及制备方法、半导体器件的测试结构及方法。所述测试结构包括半导体衬底;浮栅,位于所述半导体衬底上;浮栅极氧化物,位于所述半导体衬底和所述浮栅之间;控制栅,位于所述浮栅上;第一终端,与所述半导体衬底连接;第二终端,与所述控制栅电连接;第三终端,与露出的所述浮栅电连接。本发明所述测试结构和方法的优点在于:(1)可以通过在线WAT测试来监控周围区器件的所述浮栅和控制栅之间的界面层。(2)当所述周围区器件的所述浮栅和控制栅之间存在界面层,本发明所述检测结构仍可以准确的检测到栅极氧化物的电容-电流曲线,并且反馈得到准确的栅极氧化物的厚度。
Patent Agency Ranking
0/0