-
公开(公告)号：CN106298788B
公开(公告)日：2019-07-02
申请号：CN201510325294.X
申请日：2015-06-12
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/11529 , H01L27/11531 , H01L21/768
CPC classification number: H01L21/76877 , H01L21/76816 , H01L21/76843 , H01L27/11521 , H01L27/11526 , H01L27/11531
Abstract: 一种存储器结构及其形成方法，包括：提供衬底；在衬底表面形成若干栅极结构，栅极结构两侧分别具有源区沟槽和漏区沟槽，栅极结构包括控制栅层、以及位于控制栅层表面的第一阻挡层；形成第一介质层、第二阻挡层、源区互连线和漏区插塞；之后形成第二介质层，第二介质层内具有若干源线插塞、第二漏区插塞和若干控制栅插塞；之后形成第三介质层，第三介质层内具有若干第一导电层；之后形成第四介质层，第四介质层内具有若干互连结构；之后形成第五介质层，第五介质层内具有第二导电层；之后形成第六介质层，第六介质层内具有若干第三导电层，第三导电层与外围区内的若干控制栅插塞连接。所述存储器结构性能稳定、可靠性提高。
-
公开(公告)号：CN105206611B
公开(公告)日：2018-09-07
申请号：CN201410268365.2
申请日：2014-06-16
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11524
Abstract: 本发明提供了一种Flash器件及其制备方法，通过在Nor Flash的控制栅内制备形成金属硅化物，相比较传统的Nor Flash器件而言，有效降低了控制栅电阻，提升单元区的编程能力的擦/写效率，并改善升单元区的循环特性以及RC延迟，同时本发明可适用于55nm及以下工艺中，有利于进一步缩小关键尺寸，制备出体积更小、性能更好的Flash器件。
-
公开(公告)号：CN104934378B
公开(公告)日：2018-08-14
申请号：CN201410109948.0
申请日：2014-03-21
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/768 , H01L27/115 , H01L23/522
Abstract: 本发明公开了一种Flash器件及其制备方法，通过仅去除位于字线带状接触区的字线带上表面的氮化硅层，于字线带顶部形成金属硅化物层，即通过增强带状单元接触孔内的金属材料与字线带上形成的金属硅化物之间的欧姆接触来降低字线带的接触电阻，相比较现有技术中制备的Flash器件降低了字线带的接触电阻，进而提高Flash器件编程（写）操作能力和擦写效率，同时有效的改善电容电阻延迟，进一步的提高Flash器件的性能。
-
公开(公告)号：CN105206611A
公开(公告)日：2015-12-30
申请号：CN201410268365.2
申请日：2014-06-16
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明提供了一种Flash器件及其制备方法，通过在Nor Flash的控制栅内制备形成金属硅化物，相比较传统的Nor Flash器件而言，有效降低了控制栅电阻，提升单元区的编程能力的擦/写效率，并改善升单元区的循环特性以及RC延迟，同时本发明可适用于55nm及以下工艺中，有利于进一步缩小关键尺寸，制备出体积更小、性能更好的Flash器件。
-
公开(公告)号：CN104157615A
公开(公告)日：2014-11-19
申请号：CN201310180041.9
申请日：2013-05-15
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/8247 , H01L21/762
CPC classification number: H01L27/11517 , H01L29/42324
Abstract: 本发明提供一种闪存存储器的制备方法，本发明采用两次湿法刻蚀中间结合干法刻蚀的方法形成位于浮栅间隔离结构处的沟槽。与现有技术采用纯湿法刻蚀相比较，本发明在增加的干法刻蚀之前形成保护浮栅的氧化硅阻挡层，因此，进行该各向异性刻蚀的干法刻蚀时，在保证浮栅宽度不受损伤的情况下，以形成横截面为倒梯形的沟槽，在增加有源区与控制栅的最短距离的同时保证该距离的一致性，有利于增加闪存存储器的控制栅与浮栅之间的电容面积，提高栅耦合系数，从而提升存储器的额定漏电流，进而提高闪存存储器的擦除速度和循环操作时器件的可靠性；在隔离结构与氧化硅阻挡层均为氧化硅时，在干法刻蚀后只需采用同一溶液进行刻蚀，节省工艺步骤，降低成本。
-
Patent Agency Ranking
公开(公告)号：CN108074932A
公开(公告)日：2018-05-25
申请号：CN201610981522.3
申请日：2016-11-08
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11517
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，所述半导体衬底至少包括存储单元器件区，在所述存储单元器件区的半导体衬底上形成由存储单元组成的存储阵列；在所述半导体衬底上形成初始层间介电层、第一层间介电层、第二层间介电层和第三层间介电层；在所述第三层间介电层中形成用于形成第一金属层的沟槽；在所述第二层间介电层中形成源区的顶部接触孔和漏区的顶部接触孔；形成源漏区顶部接触，以及第一金属层，其中，在图形化所述第二层间介电层时，以图形化的所述第三层间介电层自对准进行。该制作方法可以简化顶部接触孔布图并降低成本。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN107437548A
公开(公告)日：2017-12-05
申请号：CN201610356785.5
申请日：2016-05-26
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/11517 , H01L27/11521
Abstract: 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在其上形成有由浮栅和控制栅构成的栅极结构，在栅极结构的两侧形成有侧壁；在半导体衬底上形成层间介电层，覆盖栅极结构和侧壁；在位于存储单元区的非有源区的层间介电层中形成第一通孔，并在第一通孔中填充第一阻挡层；回蚀刻第一阻挡层，直至露出控制栅的上部侧壁；在露出的控制栅的上部侧壁上形成金属硅化物；形成第二阻挡层，以填充位于第一阻挡层上方的开口；在层间介电层中形成电性连接存储单元区的源区的接触塞；在层间介电层中形成露出接触塞和控制栅的第二通孔；在第二通孔中形成上部电性连接字线的引线层。根据本发明，可以有效降低字线的阻抗。
-
公开(公告)号：CN106206445A
公开(公告)日：2016-12-07
申请号：CN201510215855.0
申请日：2015-04-29
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/8247 , H01L27/115
Abstract: 一种存储器结构的形成方法，包括：提供包括器件区和外围区的衬底；在衬底表面形成自器件区延伸至外围区表面的若干栅极结构，栅极结构横跨于若干有源区表面，栅极结构两侧分别具有源区沟槽和漏区沟槽；在衬底表面形成第一介质层；在器件区的源区沟槽内形成源区互连线；在源区互连线、第一介质层和栅极结构表面形成第二介质层；在第二介质层内形成若干第一通孔；在第一通孔的侧壁表面形成第三阻挡层；去除外围区的第一通孔底部的第一阻挡层和第一介质层，形成控制栅通孔和漏区通孔；在漏区通孔内形成漏区插塞，在控制栅通孔内形成控制栅插塞。所形成的存储器结构形貌良好、性能稳定、可靠性提高。
-
公开(公告)号：CN105990245A
公开(公告)日：2016-10-05
申请号：CN201510058669.0
申请日：2015-02-04
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/8247 , H01L21/28
CPC classification number: H01L21/76886 , H01L21/02063 , H01L21/28273 , H01L21/28518 , H01L21/76843 , H01L21/76855 , H01L21/76897 , H01L27/11536 , H01L27/11541 , H01L29/665 , H01L29/6656 , H01L29/6659 , H01L29/66825 , H01L29/7881
Abstract: 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。该方法包括：在核心器件的栅极结构的两侧形成包括第一氮化硅层或由内向外包括第一氧化硅层、第一氮化硅层和第二氧化硅层的第一侧壁层；以及，在第一侧壁层的外侧形成第二侧壁层，其中第二侧壁层包括第二氮化硅层并且覆盖第一侧壁层。该方法通过在形成位于核心区的金属硅化物之前在核心器件的栅极结构两侧形成自内向外包括氧化硅层、氮化硅层、氧化硅层和氮化硅层的侧壁层或自内向外包括氮化硅层和氮化硅层的侧壁层，可以保证位于核心区的金属硅化物具有良好的形貌并可以保证器件的性能。本发明的电子装置包括根据上述方法制得的半导体器件，同样具有上述优点。
-
公开(公告)号：CN104681481A
公开(公告)日：2015-06-03
申请号：CN201310637611.2
申请日：2013-11-27
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/762 , H01L21/8247 , H01L27/115
Abstract: 本发明公开了一种半导体器件以及制作半导体器件的方法。根据本发明提出的回刻蚀STI区域中的隔离材料层的方法形成的浅沟槽隔离结构的顶部表面的横截面为倒梯形的凹槽形结构，以使形成的非易失性存储器具有较高的栅极耦合比率；在回刻蚀STI区域中的隔离材料层时STI的侧墙保护浮栅多晶硅以避免对浮栅的损耗；在非易失性存储器中形成合适的浅沟槽结构，能使非易失性存储器具有较快擦除速度；STI边缘和堆叠栅极之间适当的距离将有利于增强闪存存储器的可靠性；还有利于提高器件的循环性能。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.049 seconds)
