-
公开(公告)号：CN105990357A
公开(公告)日：2016-10-05
申请号：CN201510056613.1
申请日：2015-02-03
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/115 , H01L23/544 , H01L21/66 , H01L21/8247
Abstract: 本发明涉及一种半导体器件及制备方法、半导体器件的测试结构及方法。所述测试结构包括半导体衬底；浮栅，位于所述半导体衬底上；浮栅极氧化物，位于所述半导体衬底和所述浮栅之间；控制栅，位于所述浮栅上；第一终端，与所述半导体衬底连接；第二终端，与所述控制栅电连接；第三终端，与露出的所述浮栅电连接。本发明所述测试结构和方法的优点在于：(1)可以通过在线WAT测试来监控周围区器件的所述浮栅和控制栅之间的界面层。(2)当所述周围区器件的所述浮栅和控制栅之间存在界面层，本发明所述检测结构仍可以准确的检测到栅极氧化物的电容-电流曲线，并且反馈得到准确的栅极氧化物的厚度。
-
公开(公告)号：CN104051246A
公开(公告)日：2014-09-17
申请号：CN201310079068.9
申请日：2013-03-13
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/28
CPC classification number: H01L21/28273
Abstract: 本发明提供一种提高高压栅氧可靠性的方法，所述方法至少包括：首先，在提供的半导体衬底上依次制备形成隧穿氧化物层、浮栅材料层及堆叠结构；其次，利用干法刻蚀工艺刻蚀所述浮栅材料层和堆叠结构，刻蚀后会有残留物滞留在所述隧穿氧化物层上；然后，在预设温度下，对得到的结构热烘预定的时间，排出干法刻蚀工艺留下的所述残留物；接着，利用湿法刻蚀工艺刻蚀所述隧穿氧化物层直至暴露出所述半导体衬底的表面；最后，在所述半导体衬底的表面生长一高压栅氧层。本发明提供的方法是在干法刻蚀工艺之后增加一热烘工艺，保证停留在半导体衬底表面的有害物质以气体的方式挥发而排出，减少干法刻蚀给高压栅氧层带来的失效问题。
-
公开(公告)号：CN100565812C
公开(公告)日：2009-12-02
申请号：CN200610027371.4
申请日：2006-06-07
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/302 , H01L21/321
Abstract: 本发明提供一种在金属和多晶硅化学机械研磨中减少大图案凹陷的方法，主要通过以光刻和蚀刻技术结合修饰性化学机械研磨的方法，避免对大图案的金属或者多晶硅进行研磨时出现过度凹陷。这种方法既可以使一个晶片的有源区性能良好，也可以使周边大图案区域的凹陷问题减少，另外这种方法也有利于提升晶片的均匀性。
-
公开(公告)号：CN101154618A
公开(公告)日：2008-04-02
申请号：CN200710126588.5
申请日：2007-06-22
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/762
Abstract: 一种形成器件隔离区的方法，首先在硅衬底上依次形成垫氧化层和第一氮化硅层；蚀刻垫氧化层、第一氮化硅层及硅衬底，形成沟槽；在第一氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；在绝缘氧化层上形成第二氮化硅层；研磨第二氮化硅层及绝缘氧化层至第一氮化硅层；去除第一氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。经过上述步骤后，由于在氧化硅层上沉积了一层氮化硅层，在对氧化硅层和氮化硅层进行研磨时，对氮化硅的研磨速度比对氧化硅的研磨速度慢，因此在研磨结束后，浅沟槽内氧化硅凹陷情况得以改善。
-
公开(公告)号：CN107180832B
公开(公告)日：2020-04-03
申请号：CN201610133528.5
申请日：2016-03-09
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 邹陆军
IPC: H01L27/11517 , H01L27/11521
Abstract: 一种闪存结构及其形成方法，所述方法包括：提供衬底；在衬底上形成包括浮置栅和控制栅的栅极结构以及栅极结构上的硬掩膜层；在栅极结构和硬掩膜层侧壁上形成侧壁结构；形成覆盖侧壁结构的刻蚀阻挡层；在衬底上形成顶部高于浮置栅顶部且低于硬掩膜层顶部的第一介质层；去除高于第一介质层的侧壁结构和刻蚀阻挡层；在硬掩膜层侧壁形成牺牲侧壁层且位于侧壁结构和刻蚀阻挡层上方；在第一介质层上形成第二介质层；形成贯穿第二介质层和第一介质层的接触孔，对第二介质层和第一介质层的刻蚀速率大于对牺牲侧壁层的刻蚀速率；在接触孔内形成接触孔插塞。由于对牺牲侧壁层的刻蚀速率较小，减小了牺牲侧壁层的损耗量，从而可以保护侧壁结构。
-
Patent Agency Ranking
公开(公告)号：CN104752362B
公开(公告)日：2019-01-22
申请号：CN201310754227.0
申请日：2013-12-31
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/11521
Abstract: 本发明提供一种存储器的形成方法，包括提供衬底；在所述衬底上形成浮栅材料层；图形化所述浮栅材料层及衬底，形成位于衬底上的浮栅以及位于浮栅之间的衬底中的开口；在所述开口内部形成隔离材料层；对所述浮栅顶部以及隔离材料层顶部进行第一化学机械研磨，以平坦化所述浮栅的上表面；去除浮栅之间的隔离材料层，位于所述衬底中的隔离材料层形成隔离结构；在所述浮栅侧壁、上表面以及隔离结构表面形成绝缘层。由于所述浮栅上表面平整度高，在浮栅上表面形成的绝缘层厚度均匀，使得绝缘层附近的局部电场强度与其他区域的电场强度接近，能够提高浮栅保持电荷的能力。
-
公开(公告)号：CN108807394A
公开(公告)日：2018-11-13
申请号：CN201710312300.7
申请日：2017-05-05
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11521 , H01L21/28 , H01L29/417
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括制作接触孔时，在字线带状接触区两侧的初始层间介电层中形成保护接触孔，并在去除存储单元器件区中的初始层间介电层时以保护层覆盖所述字线带状接触区，从而避免字线带状接触区中的初始层间介电层被去除。该制作方法可以避免NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两层上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN107180832A
公开(公告)日：2017-09-19
申请号：CN201610133528.5
申请日：2016-03-09
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 邹陆军
IPC: H01L27/11517 , H01L27/11521
Abstract: 一种闪存结构及其形成方法，所述方法包括：提供衬底；在衬底上形成包括浮置栅和控制栅的栅极结构以及栅极结构上的硬掩膜层；在栅极结构和硬掩膜层侧壁上形成侧壁结构；形成覆盖侧壁结构的刻蚀阻挡层；在衬底上形成顶部高于浮置栅顶部且低于硬掩膜层顶部的第一介质层；去除高于第一介质层的侧壁结构和刻蚀阻挡层；在硬掩膜层侧壁形成牺牲侧壁层且位于侧壁结构和刻蚀阻挡层上方；在第一介质层上形成第二介质层；形成贯穿第二介质层和第一介质层的接触孔，对第二介质层和第一介质层的刻蚀速率大于对牺牲侧壁层的刻蚀速率；在接触孔内形成接触孔插塞。由于对牺牲侧壁层的刻蚀速率较小，减小了牺牲侧壁层的损耗量，从而可以保护侧壁结构。
-
公开(公告)号：CN105097954A
公开(公告)日：2015-11-25
申请号：CN201410220163.0
申请日：2014-05-23
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L29/788 , H01L21/336
CPC classification number: H01L27/11539 , H01L21/28273 , H01L27/11521 , H01L27/11536 , H01L29/4975
Abstract: 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，形成金属硅化物的步骤位于形成层间介电层的步骤之前，因此可以避免形成层间介电层的过程中的退火工艺对金属硅化物造成负面影响，从而可以提高制得的半导体器件的性能和良率。本发明的电子装置，使用了根据上述方法制造的半导体器件，因而同样具有上述优点。
-
公开(公告)号：CN100576492C
公开(公告)日：2009-12-30
申请号：CN200710126588.5
申请日：2007-06-22
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/762
Abstract: 一种形成器件隔离区的方法，首先在硅衬底上依次形成垫氧化层和第一氮化硅层，所述硅衬底表面区域分别对应周边电路区和存储单元区；蚀刻垫氧化层、第一氮化硅层及硅衬底，形成沟槽，其中周边电路区的沟槽比存储单元区的沟槽宽；在第一氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；在整个绝缘氧化层上形成第二氮化硅层；研磨整个绝缘氧化层上的第二氮化硅层及绝缘氧化层至第一氮化硅层，所述研磨第二氮化硅层的速率小于研磨绝缘氧化层的速率；去除第一氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。由于对氮化硅的研磨速度比对氧化硅的研磨速度慢，因此在研磨结束后，浅沟槽内氧化硅凹陷情况得以改善。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.037 seconds)
