为锁相环生成可重构的小数分频频率
摘要:
在一个示例中,一种锁相环PLL电路(108),其包括:误差检测器(202),其可操作成产生误差信号(218);振荡器(204),其可操作成:基于所述误差信号和频带选择信号,提供具有输出频率的输出信号,所述输出频率为频率乘数乘以所述参考频率;分频器(208),其可操作成:基于分频器控制信号来分频所述输出信号的输出频率,以产生所述反馈信号;总和增量调制器SDM(209),其可操作成:基于表示所述频率乘数的整数值和小数值的输入,以产生所述分频器控制信号,响应于阶选择信号,所述SDM可操作以选择所述SDM的阶;和状态机,其可操作成:在获取状态下,产生所述频带选择信号并通过所述阶选择信号设置所述SDM的阶。
公开/授权文献
0/0