Invention Grant
- Patent Title: 用于图案化含镧层的方法
-
Application No.: CN201810937691.6Application Date: 2018-08-17
-
Publication No.: CN110310889BPublication Date: 2023-09-19
- Inventor: 李昆育 , 张惠政 , 张哲豪 , 苏庆煌 , 张文 , 于雄飞
- Applicant: 台湾积体电路制造股份有限公司
- Applicant Address: 中国台湾新竹
- Assignee: 台湾积体电路制造股份有限公司
- Current Assignee: 台湾积体电路制造股份有限公司
- Current Assignee Address: 中国台湾新竹
- Agency: 北京德恒律治知识产权代理有限公司
- Agent 章社杲; 李伟
- Main IPC: H01L21/28
- IPC: H01L21/28 ; H01L27/092 ; H01L29/51

Abstract:
本文描述的实施例涉及用于图案化掺杂层(诸如含镧层)的方法,用于掺杂FinFET器件的栅极堆叠件中的高k介电层以用于阈值电压调节。可以在掺杂层和用于图案化掺杂层的硬掩模层之间形成阻挡层。在实施例中,阻挡层可以包括或者可以是氧化铝(AlOx)。阻挡层可以防止来自硬掩模层的元素扩散到掺杂层中,并且因此可以提高形成的器件的可靠性。阻挡层还可以通过减少图案化引起的缺陷来改善图案化工艺。本发明的实施例涉及用于图案化含镧层的方法。
Public/Granted literature
- CN110310889A 用于图案化含镧层的方法 Public/Granted day:2019-10-08
Information query
IPC分类: