公开(公告)号：CN110600370A

公开(公告)日：2019-12-20

申请号：CN201910281681.6

申请日：2019-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宗达 ,  侯承浩 ,  张哲豪 ,  于雄飞

IPC: H01L21/285

Abstract: 一种半导体工艺所用的方法。此处所述的实施例关于形成装置的栅极结构的方法，比如置换栅极工艺与其形成的装置。在一实施例中，方法包括顺应性地形成栅极介电层于自基板延伸的鳍状物上，且栅极介电层沿着鳍状物上的栅极间隔物的侧壁；在采用含硅前驱物与含氟、氘、或上述的组合的掺质气体的沉积工艺时，顺应性地沉积虚置层于栅极介电层上，且沉积的虚置层包括氟、氘、或上述的组合的掺质；进行热工艺，以自虚置层驱动掺质至栅极介电层中；移除虚置层；以及形成一或多个含金属层于栅极介电层上。

公开(公告)号：CN106206686B

公开(公告)日：2019-06-21

申请号：CN201510262773.1

申请日：2015-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈佳政 ,  林孟竖 ,  陈亮吟 ,  于雄飞 ,  张惠政 ,  章勋明

IPC: H01L29/423 ,  H01L21/28 ,  H01L29/78 ,  H01L27/088 ,  H01L21/8234

CPC classification number: H01L29/7856 ,  H01L21/28202 ,  H01L21/823431 ,  H01L21/823462 ,  H01L21/845 ,  H01L29/0886 ,  H01L29/42364 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/66795

Abstract: 一种示例性鳍式场效应晶体管(finFET)，包括：具有沟道区的半导体鳍以及位于沟道区的侧壁和顶面上的栅极氧化物。栅极氧化物包括：具有第一厚度的最薄部分和具有与第一厚度不同的第二厚度的最厚部分。第一厚度和第二厚度之间的差值小于最大厚度变化并且最大厚度变化取决于finFET的工作电压。本发明涉及具有共形氧化物层的鳍式场效应晶体管及其形成方法。

公开(公告)号：CN102738221B

公开(公告)日：2015-07-15

申请号：CN201110243168.1

申请日：2011-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李威养 ,  于雄飞 ,  李达元 ,  许光源

IPC: H01L29/423 ,  H01L27/092 ,  H01L21/28 ,  H01L21/8238

CPC classification number: H01L29/66477 ,  H01L21/28185 ,  H01L21/823857 ,  H01L29/42368 ,  H01L29/513 ,  H01L29/66545

Abstract: 本发明涉及集成电路制造，更具体地来说，涉及带有栅极介电层的半导体器件。一种半导体器件的示例性结构包括：衬底，具有第一有源区域；第一栅极结构，位于第一有源区域上方，其中，第一栅极结构包括第一界面层，具有凸形顶面；第一高-k电介质，位于第一界面层上方；以及第一栅电极，位于第一高-k电介质上方。

公开(公告)号：CN117038442A

公开(公告)日：2023-11-10

申请号：CN202311130200.4

申请日：2018-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昆育 ,  张惠政 ,  张哲豪 ,  苏庆煌 ,  张文 ,  于雄飞

IPC: H01L21/28 ,  H01L27/092 ,  H01L29/51

Abstract: 本文描述的实施例涉及用于图案化掺杂层(诸如含镧层)的方法，用于掺杂FinFET器件的栅极堆叠件中的高k介电层以用于阈值电压调节。可以在掺杂层和用于图案化掺杂层的硬掩模层之间形成阻挡层。在实施例中，阻挡层可以包括或者可以是氧化铝(AlOx)。阻挡层可以防止来自硬掩模层的元素扩散到掺杂层中，并且因此可以提高形成的器件的可靠性。阻挡层还可以通过减少图案化引起的缺陷来改善图案化工艺。本发明的实施例涉及用于图案化含镧层的方法。

公开(公告)号：CN110504169B

公开(公告)日：2023-06-20

申请号：CN201811169148.2

申请日：2018-10-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林民和 ,  陈俊纮 ,  于雄飞 ,  徐志安

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/423 ,  H01L29/78

Abstract: 本公开涉及非共形氧化物衬垫及其制造方法。提供了一种方法，包括：形成突出于衬底上方的鳍；在鳍的上表面上方并且沿着鳍的侧壁形成共形氧化物层；执行各向异性氧化物沉积或各向异性等离子体处理以在鳍的上表面上方并且沿着鳍的侧壁形成非共形氧化物层；以及在鳍的上方形成栅极电极，共形氧化物层和非共形氧化物层位于鳍和栅极电极之间。

公开(公告)号：CN106298540A

公开(公告)日：2017-01-04

申请号：CN201510781155.8

申请日：2015-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  叶致锴 ,  柯志欣 ,  吴政宪 ,  陈亮吟 ,  于雄飞 ,  陈燕铭 ,  杨建伦

IPC: H01L21/336 ,  H01L29/78 ,  H01L27/088 ,  H01L21/8234

CPC classification number: H01L29/4966 ,  H01L21/26513 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28238 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823842 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/7843 ,  H01L29/7851 ,  H01L29/7854 ,  H01L29/78651 ,  H01L29/78684 ,  H01L29/78696 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/785

Abstract: 提供了一种方法，包括：在半导体鳍上形成硅覆盖层；在硅覆盖层上方形成界面层；在界面层上方形成高k栅极介电层；以及在高k栅极介电层上方形成脱氧金属层。然后，对硅覆盖层、界面层、高k栅极介电层、和脱氧金属层执行退火。填充金属沉积在高k栅极介电层上方。本发明还提供了一种具有脱氧栅极堆叠件的多栅极场效应晶体管。

公开(公告)号：CN102222610B

公开(公告)日：2014-05-07

申请号：CN201010518060.4

申请日：2010-10-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 于雄飞 ,  李威养 ,  李达元 ,  许光源 ,  邱远鸿 ,  陶宏远 ,  于洪宇 ,  吴灵

IPC: H01L21/28 ,  H01L21/283 ,  H01L21/26

CPC classification number: H01L29/517 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/823857 ,  H01L29/513 ,  H01L29/66545

Abstract: 本发明提供一种半导体装置的制造方法。上述半导体装置的制造方法包括提供半导体基板。于半导体基板上形成一第一高介电常数介电层。对第一高介电常数介电层进行一第一处理工艺。在一实施例中，上述处理工艺可包括于氧气及/或在臭氧环境下的紫外线辐射工艺。于处理后第一高介电常数介电层上形成一第二高介电常数介电层。以及对第二高介电常数介电层进行一第二处理工艺。在一实施例中，上述高介电常数介电层形成一场效应晶体管的一栅极介电层。本发明的优点包括增强减少半导体装置的等效氧化层厚度(EOT)。

公开(公告)号：CN102034758B

公开(公告)日：2014-01-15

申请号：CN201010003773.7

申请日：2010-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶明熙 ,  欧阳晖 ,  李达元 ,  许光源 ,  陶宏远 ,  于雄飞

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L29/401 ,  H01L21/823828 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/66545

Abstract: 本发明提供集成电路元件的制造方法，在一实施例中，此方法包括提供基底，于基底之上形成包含第一伪栅极的栅极结构，从栅极结构移除第一伪栅极形成沟槽，形成界面层、高介电常数介电层与覆盖层，部分地填充沟槽，于覆盖层之上形成第二伪栅极，其中第二伪栅极填充沟槽，以及以金属栅极置换第二伪栅极。在一实施例中，此方法包括提供基底，在基底之上形成界面层，在界面层之上形成高介电常数介电层，在高介电常数介电层之上形成蚀刻停止层，在蚀刻停止层之上形成包含低热预算硅层的覆盖层，在覆盖层之上形成伪栅极层，形成栅极结构，以及进行栅极置换工艺。

公开(公告)号：CN102881575A

公开(公告)日：2013-01-16

申请号：CN201110399418.0

申请日：2011-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  于雄飞 ,  黄玉莲 ,  林大文

IPC: H01L21/28

CPC classification number: H01L21/324 ,  H01L21/28088 ,  H01L21/28176 ,  H01L21/28185 ,  H01L29/401 ,  H01L29/4966 ,  H01L29/511 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

Abstract: 本发明涉及一种在栅极介电层沉积之后的多阶段预热的高温退火工艺，该工艺减小了界面态的数量，并且改进了p-型金属氧化物半导体晶体管(PMOS)的负偏压温度不稳定性(NTBI)性能。该栅极介电层可以包括界面氧化物层和高-k介电层。该多阶段预热被设计为降低掺杂剂的钝化以及用于改进界面氧化物层和高-k介电层之间的相互混合。高温退火用于减小位于硅衬底和界面氧化物层之间的界面处的界面态的数量。本发明还提供了一种栅极层沉积之后的退火方法。

公开(公告)号：CN110310889B

公开(公告)日：2023-09-19

申请号：CN201810937691.6

申请日：2018-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昆育 ,  张惠政 ,  张哲豪 ,  苏庆煌 ,  张文 ,  于雄飞

IPC: H01L21/28 ,  H01L27/092 ,  H01L29/51

Abstract: 本文描述的实施例涉及用于图案化掺杂层(诸如含镧层)的方法，用于掺杂FinFET器件的栅极堆叠件中的高k介电层以用于阈值电压调节。可以在掺杂层和用于图案化掺杂层的硬掩模层之间形成阻挡层。在实施例中，阻挡层可以包括或者可以是氧化铝(AlOx)。阻挡层可以防止来自硬掩模层的元素扩散到掺杂层中，并且因此可以提高形成的器件的可靠性。阻挡层还可以通过减少图案化引起的缺陷来改善图案化工艺。本发明的实施例涉及用于图案化含镧层的方法。